由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - frequency synthesizer里的PLL和clock recovery里的PLL相比
相关主题
1GHz以上的Oscillator设计求助通道干扰问题
RF frequency synthesizer/PLL design position有了解injection lock的吗
PLL的输出phase noise形状问一个关于PLL的问题,诚心请教
求助 PHD offer比较(RFIC vs. mixed signal IC)有没有这样的集成块:根据两个(高,低)电平的到达的时间差来确定该集成块输出脉宽
再问一下,哪(些)本讲PLL, frequency synthesizer 的书最经典真诚请教:如何在工作之余学习电子工程
Re: WANTED! experts on VCO.我的简历,大家帮忙看看有什么问题
另外一个cadence里的plot的问题大家觉得这个方面有前途吗?real-time image processing & object recognition on car
老公H1B被裁已三个星期,急请帮忙递简历2years analog designA question of a digital design
相关话题的讨论汇总
话题: pll话题: frequency话题: recovery话题: clock
进入EE版参与讨论
1 (共1页)
r*****e
发帖数: 620
1
两者在设计上有什么区别需要特别注意的?不考虑频率高低的因素
今天面试被问到这个问题,被秒了,求答案
l******u
发帖数: 1331
2
Qualcomm?
★ Sent from iPhone App: iReader Mitbbs Lite 7.28
z*****n
发帖数: 7639
3
Do you mean "frequency recovery" instead of "clock recovery"?
Clock recovery一般是指的数字基带信号的时钟恢复。
Frequency recovery一般是指RF receiver里面从接收的信号里面
恢复传输方的频率,以便于coherent detection。
如果你面试的是一个RF公司,那他们很可能是指的frequency
recovery。
Frequency recovery可以用multiply/filter/divide或者Costas
loop方法实现,一个Costas loop就是个变相的PLL,不过有
两条feed-forward path。要注意的是保持这两个path的相位延迟
一致。

【在 r*****e 的大作中提到】
: 两者在设计上有什么区别需要特别注意的?不考虑频率高低的因素
: 今天面试被问到这个问题,被秒了,求答案

r*****e
发帖数: 620
4
说的是基带的CDR里的PLL,我问他是不是type I 和type II PLL的区别,他说不是

【在 z*****n 的大作中提到】
: Do you mean "frequency recovery" instead of "clock recovery"?
: Clock recovery一般是指的数字基带信号的时钟恢复。
: Frequency recovery一般是指RF receiver里面从接收的信号里面
: 恢复传输方的频率,以便于coherent detection。
: 如果你面试的是一个RF公司,那他们很可能是指的frequency
: recovery。
: Frequency recovery可以用multiply/filter/divide或者Costas
: loop方法实现,一个Costas loop就是个变相的PLL,不过有
: 两条feed-forward path。要注意的是保持这两个path的相位延迟
: 一致。

s*****o
发帖数: 22187
5
是不是相位是否相同的区别?或者N=1或N>>1的区别?

【在 r*****e 的大作中提到】
: 说的是基带的CDR里的PLL,我问他是不是type I 和type II PLL的区别,他说不是
s**g
发帖数: 66
6
Main difference lies in the phase detector.
In CDR, you need consider transition density in loop gain design.
You may also need a frequency discriminator and second PLL (with reference
oscillator) to pull in VCO frequency first.
For fast tracking, people often apply bang-bang control in CDR, which is
rare in frequency synthesizer.
A simple PFD shall work fine in frequency synthesizer.
c**e
发帖数: 5555
7
带宽问题。frequency synthesizer主要抑制片上噪声,带宽较大;clock recovery抑
制reference噪声,带宽较小。
r*****e
发帖数: 620
8
应该就是这个答案 他提示了PFD
然后让我画了一个PFD, 我画出来了,他问我如果进来的如果不是周期信号怎么办
我说那就hold不住了,肯定崩溃了啊。于是就被秒了
看来还是对系统级的东西掌握不够啊

【在 s**g 的大作中提到】
: Main difference lies in the phase detector.
: In CDR, you need consider transition density in loop gain design.
: You may also need a frequency discriminator and second PLL (with reference
: oscillator) to pull in VCO frequency first.
: For fast tracking, people often apply bang-bang control in CDR, which is
: rare in frequency synthesizer.
: A simple PFD shall work fine in frequency synthesizer.

g****t
发帖数: 31659
9
不是周期信号,除了bang bang control.
可以把周期s当作线性变化的来处理的吧?
assume s=a+b*t,PLL提高一阶就行了?

应该就是这个答案 他提示了PFD
然后让我画了一个PFD, 我画出来了,他问我如果进来的如果不是周期信号怎么办
我说那就hold不住了,肯定崩溃了啊。于是就被秒了
看来还是对系统级的东西掌握不够啊

【在 r*****e 的大作中提到】
: 应该就是这个答案 他提示了PFD
: 然后让我画了一个PFD, 我画出来了,他问我如果进来的如果不是周期信号怎么办
: 我说那就hold不住了,肯定崩溃了啊。于是就被秒了
: 看来还是对系统级的东西掌握不够啊

s******u
发帖数: 142
10
LZ能否share一下其他的一些面试问题呢?比如有关PLL的
w*******t
发帖数: 497
11
mark 一下
1 (共1页)
进入EE版参与讨论
相关主题
A question of a digital design再问一下,哪(些)本讲PLL, frequency synthesizer 的书最经典
analog IC phone interview 一般都问些什么呢?Re: WANTED! experts on VCO.
charge pump PLL的phase margin问题另外一个cadence里的plot的问题
北京清华科技园Nufront公司招聘RFIC Senior Engineer老公H1B被裁已三个星期,急请帮忙递简历2years analog design
1GHz以上的Oscillator设计求助通道干扰问题
RF frequency synthesizer/PLL design position有了解injection lock的吗
PLL的输出phase noise形状问一个关于PLL的问题,诚心请教
求助 PHD offer比较(RFIC vs. mixed signal IC)有没有这样的集成块:根据两个(高,低)电平的到达的时间差来确定该集成块输出脉宽
相关话题的讨论汇总
话题: pll话题: frequency话题: recovery话题: clock