通道干扰问题 - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 通道干扰问题

相关主题
● 有了解injection lock的吗	● 大家觉得这个方面有前途吗？real-time image processing & object recognition on car
● Re: WANTED! experts on VCO.	● analog IC phone interview 一般都问些什么呢？
● 另外一个cadence里的plot的问题	● charge pump PLL的phase margin问题
● 1GHz以上的Oscillator设计求助	● RF frequency synthesizer/PLL design position
● 老公H1B被裁已三个星期,急请帮忙递简历2years analog design	● 北京清华科技园Nufront公司招聘RFIC Senior Engineer
● 问一个关于PLL的问题，诚心请教	● frequency synthesizer里的PLL和clock recovery里的PLL相比
● 真诚请教：如何在工作之余学习电子工程	● PLL的输出phase noise形状
● 我的简历，大家帮忙看看有什么问题	● 请问各位做射频电路和ADC哪个更有前途一些呢？

相关话题的讨论汇总
话题: plla话题: vco话题: 频率话题: 相噪话题: pll

进入EE版参与讨论

(共1页)

s********l
发帖数: 35

刚回片，正在debug。芯片中四个通道，四个相同的PLL(LCVCO，2.4~3Ghz)，电源在PCB
上接在一起，其间由滤波网络隔开，测试时发现一个奇怪的问题。单独测一个PLL(起个
名PLLA)，其它三个关断，phasenoise很好；单独开PLLA，开其它三个中任何一个，但
VCO输出频率与PLLA中VCO的频率有差别，比如>30Mhz，此时PLLA的相噪有弱化；单独开
PLLA，开其它三个中任何一个，但VCO输出频率与PLLA中VCO的频率无差别，此时PLLA的
相噪变差了好多。这种同频干扰现象早有耳闻，但真的有这么厉害吗？哪位以前有过类
似经历吗？工艺是tsmc .18umRF VDD1.8V

(共1页)

进入EE版参与讨论

相关主题
● 请问各位做射频电路和ADC哪个更有前途一些呢？	● 老公H1B被裁已三个星期,急请帮忙递简历2years analog design
● 对bode plot 的理解，希望解惑	● 问一个关于PLL的问题，诚心请教
● 求助 PHD offer比较(RFIC vs. mixed signal IC)	● 真诚请教：如何在工作之余学习电子工程
● 找了一两个月工作，没有什么进展，求解惑，求内推（图像处理，硬件设计）	● 我的简历，大家帮忙看看有什么问题
● 有了解injection lock的吗	● 大家觉得这个方面有前途吗？real-time image processing & object recognition on car
● Re: WANTED! experts on VCO.	● analog IC phone interview 一般都问些什么呢？
● 另外一个cadence里的plot的问题	● charge pump PLL的phase margin问题
● 1GHz以上的Oscillator设计求助	● RF frequency synthesizer/PLL design position

相关话题的讨论汇总
话题: plla话题: vco话题: 频率话题: 相噪话题: pll

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天