由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - PLL的输出phase noise形状
相关主题
frequency synthesizer里的PLL和clock recovery里的PLL相比通道干扰问题
charge pump PLL的phase margin问题有了解injection lock的吗
对bode plot 的理解,希望解惑问一个关于PLL的问题,诚心请教
请大牛指教,这么simulate divider的noise有没有这样的集成块:根据两个(高,低)电平的到达的时间差来确定该集成块输出脉宽
Re: WANTED! experts on VCO.真诚请教:如何在工作之余学习电子工程
另外一个cadence里的plot的问题我的简历,大家帮忙看看有什么问题
1GHz以上的Oscillator设计求助大家觉得这个方面有前途吗?real-time image processing & object recognition on car
老公H1B被裁已三个星期,急请帮忙递简历2years analog designanalog IC phone interview 一般都问些什么呢?
相关话题的讨论汇总
话题: noise话题: pll话题: vco话题: phase话题: flicker
1 (共1页)
p*********a
发帖数: 25
1
想问一下PLL的输出频谱里为什么在接近central frequency的区域是平的,如http://www.analog.com/static/imported-files/data_sheets/ADF4150.pdf
图7
因为VCO单独测的输出频谱在接近central frequency的区域是单调减的,我的感觉是被
回路shape过,但为什么是这样一个形状就不明白了,求指点:)
l******C
发帖数: 93
2
帅哥,专业点。。。没人会去copy paste去看图7的。
PLL本身就是一个low pass filter 特性,noise被也要被low pass filter shape

【在 p*********a 的大作中提到】
: 想问一下PLL的输出频谱里为什么在接近central frequency的区域是平的,如http://www.analog.com/static/imported-files/data_sheets/ADF4150.pdf
: 图7
: 因为VCO单独测的输出频谱在接近central frequency的区域是单调减的,我的感觉是被
: 回路shape过,但为什么是这样一个形状就不明白了,求指点:)

s*****o
发帖数: 22187
3
PLL回路对VCOnoise是high pass特性。总的phase noise是所有noise sources通过回路
方程后的叠加。如果能看到<1K offset,phase noise还是单调减的(Reference noise
dominant)。
这些很多有关PLL的书里都有讲,可以看看。

【在 p*********a 的大作中提到】
: 想问一下PLL的输出频谱里为什么在接近central frequency的区域是平的,如http://www.analog.com/static/imported-files/data_sheets/ADF4150.pdf
: 图7
: 因为VCO单独测的输出频谱在接近central frequency的区域是单调减的,我的感觉是被
: 回路shape过,但为什么是这样一个形状就不明白了,求指点:)

p*********a
发帖数: 25
4
多谢~
是说VCO的noise在整个频段都dominate吗?
如果这样的话,Lesson公式里面VCO的Phase noise应该有-30 dB/dec的flicker noise
部分,而loop filter在low frequency应该是+40 dB/dec,所以我不清楚为什么大概是
那个形状,希望能推荐本东西看看。

noise

【在 s*****o 的大作中提到】
: PLL回路对VCOnoise是high pass特性。总的phase noise是所有noise sources通过回路
: 方程后的叠加。如果能看到<1K offset,phase noise还是单调减的(Reference noise
: dominant)。
: 这些很多有关PLL的书里都有讲,可以看看。

s*****o
发帖数: 22187
5
由于高通特性,VCO noise在远小于带宽的频率下就基本看不到了,VCO的flicker在很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由于这个+40dB/dec造成的吧)。
可以先看看Hajimiri的"noise in phase-locked loops",后面很多reference可以看。


noise

【在 p*********a 的大作中提到】
: 多谢~
: 是说VCO的noise在整个频段都dominate吗?
: 如果这样的话,Lesson公式里面VCO的Phase noise应该有-30 dB/dec的flicker noise
: 部分,而loop filter在low frequency应该是+40 dB/dec,所以我不清楚为什么大概是
: 那个形状,希望能推荐本东西看看。
:
: noise

y**c
发帖数: 6307
6
一般process 的flicker corner 是多少? 我做VCO模拟的时候发现phase noise 斜率
都是-20db/dec,我很怀疑model没有包含flicker noise.

很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带
宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小
offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由
于这个+40dB/dec造成的吧)。

【在 s*****o 的大作中提到】
: 由于高通特性,VCO noise在远小于带宽的频率下就基本看不到了,VCO的flicker在很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由于这个+40dB/dec造成的吧)。
: 可以先看看Hajimiri的"noise in phase-locked loops",后面很多reference可以看。
:
:
: noise

s*****o
发帖数: 22187
7
单拿出一个管子仿真一下?现在小线宽可能有~MHz了吧,我也是瞎猜。

【在 y**c 的大作中提到】
: 一般process 的flicker corner 是多少? 我做VCO模拟的时候发现phase noise 斜率
: 都是-20db/dec,我很怀疑model没有包含flicker noise.
:
: 很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带
: 宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小
: offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由
: 于这个+40dB/dec造成的吧)。

1 (共1页)
相关主题
analog IC phone interview 一般都问些什么呢?Re: WANTED! experts on VCO.
RF frequency synthesizer/PLL design position另外一个cadence里的plot的问题
北京清华科技园Nufront公司招聘RFIC Senior Engineer1GHz以上的Oscillator设计求助
攒人品发qualcomm面经summer intern老公H1B被裁已三个星期,急请帮忙递简历2years analog design
frequency synthesizer里的PLL和clock recovery里的PLL相比通道干扰问题
charge pump PLL的phase margin问题有了解injection lock的吗
对bode plot 的理解,希望解惑问一个关于PLL的问题,诚心请教
请大牛指教,这么simulate divider的noise有没有这样的集成块:根据两个(高,低)电平的到达的时间差来确定该集成块输出脉宽
相关话题的讨论汇总
话题: noise话题: pll话题: vco话题: phase话题: flicker