d****6
发帖数: 971 | 1 如果一个zero-order hold的DAC输出被一个sampling frequency相同的ADC采样，理想
情况下ADC的输出结果会和DAC的输入完全相同。
但是从频域上考虑DAC的所有alias都应该被ADC sample到，fold回原始信号上，相当于
noise。那么就跟前面提到的理想情况矛盾了。
请问这个问题该怎么理解 |
a****l
发帖数: 8211 | 2 Ad前不滤波吗？不过也不是所有的场合都需要滤波的。
【在 d****6 的大作中提到】
: 如果一个zero-order hold的DAC输出被一个sampling frequency相同的ADC采样，理想
: 情况下ADC的输出结果会和DAC的输入完全相同。
: 但是从频域上考虑DAC的所有alias都应该被ADC sample到，fold回原始信号上，相当于
: noise。那么就跟前面提到的理想情况矛盾了。
: 请问这个问题该怎么理解
|
i*****t
发帖数: 24265 | 3 理想情况也不一定完全相同
【在 d****6 的大作中提到】
: 如果一个zero-order hold的DAC输出被一个sampling frequency相同的ADC采样，理想
: 情况下ADC的输出结果会和DAC的输入完全相同。
: 但是从频域上考虑DAC的所有alias都应该被ADC sample到，fold回原始信号上，相当于
: noise。那么就跟前面提到的理想情况矛盾了。
: 请问这个问题该怎么理解
|
z*****n
发帖数: 7639 | 4 你说的是quantization noise。
他说的有alias存在的情况，不考虑quantization noise，
如果sampling frequency is Fs，对于某一频率f的所有的
高频aliases，包括Fs-f, Fs+f, 2*Fs-f, 2*Fs+f...，都
会被Fs表现为分量f。
【在 i*****t 的大作中提到】
: 理想情况也不一定完全相同
|
d********i
发帖数: 91 | 5 Fs/2 + f, Fs/2 - f ?
【在 z*****n 的大作中提到】
: 你说的是quantization noise。
: 他说的有alias存在的情况，不考虑quantization noise，
: 如果sampling frequency is Fs，对于某一频率f的所有的
: 高频aliases，包括Fs-f, Fs+f, 2*Fs-f, 2*Fs+f...，都
: 会被Fs表现为分量f。
|
z*****n
发帖数: 7639 | 6 f1 = Fs/2 - f2
alisaing_f = Fs - f1 = Fs/2 + f2
You are talking the same thing.
【在 d********i 的大作中提到】
: Fs/2 + f, Fs/2 - f ?
|
d****6
发帖数: 971 | 7 恩，是这个意思。
DAC输出的alias如果表示成n*Fs-f的话，加入ADC的sampling frequency也是一模一样
的Fs.那么这个alias就被ADC sample进去了。
但是假如DAC和DAC的sampling clock完全一致，DAC的输入和ADC的输出的digital数据
是完全一样的。
所以我想不明白为什么
【在 z*****n 的大作中提到】
: 你说的是quantization noise。
: 他说的有alias存在的情况，不考虑quantization noise，
: 如果sampling frequency is Fs，对于某一频率f的所有的
: 高频aliases，包括Fs-f, Fs+f, 2*Fs-f, 2*Fs+f...，都
: 会被Fs表现为分量f。
|
g******u
发帖数: 160 | 8 very good question.
let me think about it
【在 d****6 的大作中提到】
: 如果一个zero-order hold的DAC输出被一个sampling frequency相同的ADC采样，理想
: 情况下ADC的输出结果会和DAC的输入完全相同。
: 但是从频域上考虑DAC的所有alias都应该被ADC sample到，fold回原始信号上，相当于
: noise。那么就跟前面提到的理想情况矛盾了。
: 请问这个问题该怎么理解
|
z*****n
发帖数: 7639 | 9 I think I have answered your question.
The signal before ADC may contain any frequency, including
all the aliases. But after the sample, according to the
sampling theorem, all the aliases will be presented as
fundamental frequency f. DAC can only outputs frequencies
up to Fs/2. Thus the input and output "analog" signals are
different.
An alias frequency can be sampled, but ONLY become fundamental
after the sampling.
【在 d****6 的大作中提到】
: 恩，是这个意思。
: DAC输出的alias如果表示成n*Fs-f的话，加入ADC的sampling frequency也是一模一样
: 的Fs.那么这个alias就被ADC sample进去了。
: 但是假如DAC和DAC的sampling clock完全一致，DAC的输入和ADC的输出的digital数据
: 是完全一样的。
: 所以我想不明白为什么
|
d********i
发帖数: 91 | 10 is this for AD -> DA or DA -> AD?
Are the folded aliases (back to f) regarded as the noise to degrade the SNR?
【在 z*****n 的大作中提到】
: I think I have answered your question.
: The signal before ADC may contain any frequency, including
: all the aliases. But after the sample, according to the
: sampling theorem, all the aliases will be presented as
: fundamental frequency f. DAC can only outputs frequencies
: up to Fs/2. Thus the input and output "analog" signals are
: different.
: An alias frequency can be sampled, but ONLY become fundamental
: after the sampling.
|
|
|
g****t
发帖数: 31659 | 11 DAC的输出被ADC以相同频率采样,
理想情况下,得到的结果和DAC的输入显然是不相同的阿.
例如一个原始信号x(t),在第1秒的时候从1变0.
假设DAC假设和x一模一样,也是x(t).
ADC采样x(t),不可能精确采到1变0那个瞬间.
所以出来的是x(t)的延迟.而不是和x(t)完全相同.
【在 d****6 的大作中提到】
: 如果一个zero-order hold的DAC输出被一个sampling frequency相同的ADC采样，理想
: 情况下ADC的输出结果会和DAC的输入完全相同。
: 但是从频域上考虑DAC的所有alias都应该被ADC sample到，fold回原始信号上，相当于
: noise。那么就跟前面提到的理想情况矛盾了。
: 请问这个问题该怎么理解
|
g****t
发帖数: 31659 | 12 不用这么复杂吧.
直观来看,任何ADC不可能精确抓住出来DAC的step那一瞬间.
理想的step包括了所有频率分量.
I think I have answered your question.
The signal before ADC may contain any frequency, including
all the aliases. But after the sample, according to the
sampling theorem, all the aliases will be presented as
fundamental frequency f. DAC can only outputs frequencies
up to Fs/2. Thus the input and output "analog" signals are
different.
An alias frequency can be sampled, but ONLY become fundamental
after the sampling.
【在 z*****n 的大作中提到】
: I think I have answered your question.
: The signal before ADC may contain any frequency, including
: all the aliases. But after the sample, according to the
: sampling theorem, all the aliases will be presented as
: fundamental frequency f. DAC can only outputs frequencies
: up to Fs/2. Thus the input and output "analog" signals are
: different.
: An alias frequency can be sampled, but ONLY become fundamental
: after the sampling.
|
d****6
发帖数: 971 | 13 完全理想情况下是应该相同的啦
我只是没想清楚zhaoyun说的当频率分量f flod回去的时候是否相位不同正好cancel掉了
你说的非理想情况，有点clock jitter啦什么的情况就更复杂了，还没想好是不是用
matlab还是用ads写个啥跑跑
【在 g****t 的大作中提到】
: DAC的输出被ADC以相同频率采样,
: 理想情况下,得到的结果和DAC的输入显然是不相同的阿.
: 例如一个原始信号x(t),在第1秒的时候从1变0.
: 假设DAC假设和x一模一样,也是x(t).
: ADC采样x(t),不可能精确采到1变0那个瞬间.
: 所以出来的是x(t)的延迟.而不是和x(t)完全相同.
|
z*****n
发帖数: 7639 | 14 分清quantization noise和aliasing。
【在 g****t 的大作中提到】
: 不用这么复杂吧.
: 直观来看,任何ADC不可能精确抓住出来DAC的step那一瞬间.
: 理想的step包括了所有频率分量.
:
: I think I have answered your question.
: The signal before ADC may contain any frequency, including
: all the aliases. But after the sample, according to the
: sampling theorem, all the aliases will be presented as
: fundamental frequency f. DAC can only outputs frequencies
: up to Fs/2. Thus the input and output "analog" signals are
|
h*******y
发帖数: 896 | 15 DAC的output被zero-order hold之后，其实在频域里会被shape，因为
zero-order hold是有传输方程的，有点儿像sinc风格的滤波器，在DC和
clock频率的整数倍的地方接近于0，所以那些在高频上的image都被消除了。 |
g****t
发帖数: 31659 | 16 我说的延迟不是clock jitter.
最简单的ADC,就是一个over sammple的sigma delta loop,然后接一个x(0)+x(1)+...x(
n)/n的平均.
后面一个环节显然会造成延迟.尽管前一个环节是over sampling的.
sigam delta loop就是个差分方程+if else,再加上后面的平均.假设ADC初始状态为0.
你手算几行,就明白step信号出来是什么样了.
简单的说,ADC最后一个环节是一个low pass filter,虽然
前面over sampling了,最后输出也一样有延迟.
这个模型虽然简单,但是有大量的文献使用其来研究ADC对sin(wt)以及高斯噪声,
量化误差等等的response.
掉了
【在 d****6 的大作中提到】
: 完全理想情况下是应该相同的啦
: 我只是没想清楚zhaoyun说的当频率分量f flod回去的时候是否相位不同正好cancel掉了
: 你说的非理想情况，有点clock jitter啦什么的情况就更复杂了，还没想好是不是用
: matlab还是用ads写个啥跑跑
|
