t******3
发帖数: 29 | 1 今天的比较简单，基本的问题只问了两个
1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
Source看进去的阻抗是多少？做了什么假设
2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
是什么，做了什么假设 |
d****6
发帖数: 971 | 2 诶，我前几天看了你前一篇面经
自己面试的时候果然有类似问题，后悔没好好看啊。。。
【在 t******3 的大作中提到】
: 今天的比较简单，基本的问题只问了两个
: 1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
: Source看进去的阻抗是多少？做了什么假设
: 2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
: 是什么，做了什么假设
|
b*********y
发帖数: 830 | 3 不错。 我今天电话面试挂了， 是个韩国人面试， 他说的话我一句完整的都没听懂，
只好让他的美国人manager 当翻译， 问了四个 project的问题， 他终于不耐烦了。两
个小时后就收到据信。 |
x****g
发帖数: 2000 | 4 你面试很多嘛
【在 t******3 的大作中提到】
: 今天的比较简单，基本的问题只问了两个
: 1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
: Source看进去的阻抗是多少？做了什么假设
: 2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
: 是什么，做了什么假设
|
n***d
发帖数: 647 | |
i****e
发帖数: 170 | 6
是不是这样解答：
1. 1/（gm+gmb)，假设R比较小
2. 这个是一个follower,所以是 0.8～1.3,假设是open loop gain is large enough.
【在 t******3 的大作中提到】
: 今天的比较简单，基本的问题只问了两个
: 1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
: Source看进去的阻抗是多少？做了什么假设
: 2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
: 是什么，做了什么假设
|
b*********y
发帖数: 830 | 7 2 linear model 是这样,
考虑slew rate的话就是一条斜线. |
t******3
发帖数: 29 | 8 这两道题其实挺Tricky的，重点是在做了什么假设方面。1）还是MOS管的小信号模型问
题，那些电容在高频的时候肯定是要考虑的，还有如果65nm以下的工艺，Gate的
leackage current也应该考虑等等 2）运放的Bandwidth，SlewRate，有限的Open
Loop Gain， Offset，输出阻抗等等对于输出会有什么影响。 |
t******3
发帖数: 29 | 9 Anyway，我还是悲剧了，不知道哪里出了问题:( |
m********e
发帖数: 585 | 10 Don't think 65nm was used for analog. State-of-the art technology for analog
is still abvov 90nm.
【在 t******3 的大作中提到】
: 这两道题其实挺Tricky的，重点是在做了什么假设方面。1）还是MOS管的小信号模型问
: 题，那些电容在高频的时候肯定是要考虑的，还有如果65nm以下的工艺，Gate的
: leackage current也应该考虑等等 2）运放的Bandwidth，SlewRate，有限的Open
: Loop Gain， Offset，输出阻抗等等对于输出会有什么影响。
|
t******3
发帖数: 29 | |
O*****e
发帖数: 359 | 12 赞一个 我也在找analog IC的工作
【在 t******3 的大作中提到】
: 今天的比较简单，基本的问题只问了两个
: 1、三端NMOS，Gate接偏置电压Drain接R到VCC，Source接Current source(DC),问从
: Source看进去的阻抗是多少？做了什么假设
: 2.三端运放，负端接OUT，电源电压是1.8V，正端接STEP电压源，0.8V～1.3V，问输出
: 是什么，做了什么假设
|
f****i
发帖数: 20252 | 13 这题目不是考DC response的？
你是不是想太多了？
【在 t******3 的大作中提到】
: 这两道题其实挺Tricky的，重点是在做了什么假设方面。1）还是MOS管的小信号模型问
: 题，那些电容在高频的时候肯定是要考虑的，还有如果65nm以下的工艺，Gate的
: leackage current也应该考虑等等 2）运放的Bandwidth，SlewRate，有限的Open
: Loop Gain， Offset，输出阻抗等等对于输出会有什么影响。
|
