w*****8
发帖数: 154 | 1 ASML光刻机欠火候：三星/台积电/GF 7nm EUV异常难产
不久前，高通宣布未来集成5G基带的骁龙芯片将基于三星的7nm制造，具体来说是7nm
LPP，使用EUV（极紫外）技术。
紧接着，三星就在华诚破土动工了一座新的7nm EUV工艺制造工厂，2020年之前要投产。
看似风风火火，但其实7nm EUV依然面临着不少技术难题。
据EETimes披露，在最近的芯片制造商会议上，有厂商就做了犀利地说明。
比如，GlobalFoundries研究副总裁George Gomba就表示，唯一有能力做250瓦EUV光刻
机的ASML（阿斯麦）提供的现款产品NXE-3400仍不能满足标准，他们建议供应商好好检
查EUV光罩系统，以及改进光刻胶。
这里对光刻做一下简单科普。
光刻就是将构成芯片的图案蚀刻到硅晶圆上过程。晶圆上涂有称为光刻胶的光敏材料，
然后将该晶圆暴露在通过掩模照射的明亮光线下。掩模掩盖的区域将保留其光刻胶层，
而直接暴露于紫外线的那些会脱落。
接着使用等离子体或酸蚀刻晶片（浸式）。在蚀刻过程中，被光刻胶中覆盖的晶片部分
得到保护，可保留氧化硅; 其他被蚀刻掉。
显然，光线波长小的话可以创造更精细的细节，比如更窄的电路、更小的晶体管。不过
在当下14nm的制造中并没有使用，而是借助多重图案曝光技术（多个掩膜和曝光台）实
现。
可是步骤越多，制造时间就会越长，缺陷率也会随之提高。所以，更短的紫外线光不得
不被提升上技术日程。
芯片行业从20世纪90年代开始就考虑使用13.5nm的EUV光刻（紫外线波长范围是10~
400nm）用以取代现在的193nm。EUV本身也有局限，比如容易被空气和镜片材料吸收、
生成高强度的EUV也很困难。业内共识是，EUV商用的话光源功率至少250瓦，Intel还曾
说，他们需要的是至少1000瓦。
会上，三星/台积电的研究人员透露，在NXE-3400下光刻有两个棘手问题，或蚀刻掉的
区域不足造成短路，或时刻掉的区域过量，导致撕裂。
当下，EUV光刻机对20nm以上尺寸级别的工艺来说缺陷率是可接受的，往下的话还是难
度重重。 |
a*o
发帖数: 19981 | 2 真心不容易，查了下龟原子直径都有0.222纳米，7nm也就30来个原子，这龟晶片稍微有
点缺陷或杂质的话等不到光刻失误就已经自废武功了。 |
m******g
发帖数: 621 | 3 7NM制程和7NM没有任何关系，只是个符号而已
区别就是晶体管密度比上一代大而已，具体大多少每个厂商不一样。
单晶硅的晶格常数是0.543NM。
【在 a*o 的大作中提到】
: 真心不容易，查了下龟原子直径都有0.222纳米，7nm也就30来个原子，这龟晶片稍微有
: 点缺陷或杂质的话等不到光刻失误就已经自废武功了。
|
a*o
发帖数: 19981 | 4 哥又上当了。。。大兄弟你是硅公？
【在 m******g 的大作中提到】
: 7NM制程和7NM没有任何关系，只是个符号而已
: 区别就是晶体管密度比上一代大而已，具体大多少每个厂商不一样。
: 单晶硅的晶格常数是0.543NM。
|
d*****0
发帖数: 68029 | 5 现在半导体器件是3D的，密度等效于2D的7nm而已。
：哥又上当了。。。大兄弟你是硅公？
： |
w*****8
发帖数: 154 | 6 ASML光刻机欠火候：三星/台积电/GF 7nm EUV异常难产
不久前，高通宣布未来集成5G基带的骁龙芯片将基于三星的7nm制造，具体来说是7nm
LPP，使用EUV（极紫外）技术。
紧接着，三星就在华诚破土动工了一座新的7nm EUV工艺制造工厂，2020年之前要投产。
看似风风火火，但其实7nm EUV依然面临着不少技术难题。
据EETimes披露，在最近的芯片制造商会议上，有厂商就做了犀利地说明。
比如，GlobalFoundries研究副总裁George Gomba就表示，唯一有能力做250瓦EUV光刻
机的ASML（阿斯麦）提供的现款产品NXE-3400仍不能满足标准，他们建议供应商好好检
查EUV光罩系统，以及改进光刻胶。
这里对光刻做一下简单科普。
光刻就是将构成芯片的图案蚀刻到硅晶圆上过程。晶圆上涂有称为光刻胶的光敏材料，
然后将该晶圆暴露在通过掩模照射的明亮光线下。掩模掩盖的区域将保留其光刻胶层，
而直接暴露于紫外线的那些会脱落。
接着使用等离子体或酸蚀刻晶片（浸式）。在蚀刻过程中，被光刻胶中覆盖的晶片部分
得到保护，可保留氧化硅; 其他被蚀刻掉。
显然，光线波长小的话可以创造更精细的细节，比如更窄的电路、更小的晶体管。不过
在当下14nm的制造中并没有使用，而是借助多重图案曝光技术（多个掩膜和曝光台）实
现。
可是步骤越多，制造时间就会越长，缺陷率也会随之提高。所以，更短的紫外线光不得
不被提升上技术日程。
芯片行业从20世纪90年代开始就考虑使用13.5nm的EUV光刻（紫外线波长范围是10~
400nm）用以取代现在的193nm。EUV本身也有局限，比如容易被空气和镜片材料吸收、
生成高强度的EUV也很困难。业内共识是，EUV商用的话光源功率至少250瓦，Intel还曾
说，他们需要的是至少1000瓦。
会上，三星/台积电的研究人员透露，在NXE-3400下光刻有两个棘手问题，或蚀刻掉的
区域不足造成短路，或时刻掉的区域过量，导致撕裂。
当下，EUV光刻机对20nm以上尺寸级别的工艺来说缺陷率是可接受的，往下的话还是难
度重重。 |
a*o
发帖数: 19981 | 7 真心不容易，查了下龟原子直径都有0.222纳米，7nm也就30来个原子，这龟晶片稍微有
点缺陷或杂质的话等不到光刻失误就已经自废武功了。 |
m******g
发帖数: 621 | 8 7NM制程和7NM没有任何关系，只是个符号而已
区别就是晶体管密度比上一代大而已，具体大多少每个厂商不一样。
单晶硅的晶格常数是0.543NM。
【在 a*o 的大作中提到】
: 真心不容易，查了下龟原子直径都有0.222纳米，7nm也就30来个原子，这龟晶片稍微有
: 点缺陷或杂质的话等不到光刻失误就已经自废武功了。
|
a*o
发帖数: 19981 | 9 哥又上当了。。。大兄弟你是硅公？
【在 m******g 的大作中提到】
: 7NM制程和7NM没有任何关系，只是个符号而已
: 区别就是晶体管密度比上一代大而已，具体大多少每个厂商不一样。
: 单晶硅的晶格常数是0.543NM。
|
d*****0
发帖数: 68029 | 10 现在半导体器件是3D的，密度等效于2D的7nm而已。
：哥又上当了。。。大兄弟你是硅公？
： |
|
|
a***e
发帖数: 27968 | 11 龟晶格4层龟呢你拿543说事？
★ 发自iPhone App: ChinaWeb 1.1.5
【在 m******g 的大作中提到】
: 7NM制程和7NM没有任何关系，只是个符号而已
: 区别就是晶体管密度比上一代大而已，具体大多少每个厂商不一样。
: 单晶硅的晶格常数是0.543NM。
|
a***e
发帖数: 27968 | 12 这个都不等效
★ 发自iPhone App: ChinaWeb 1.1.5
【在 d*****0 的大作中提到】
: 现在半导体器件是3D的，密度等效于2D的7nm而已。
:
: ：哥又上当了。。。大兄弟你是硅公？
: ：
|
a***e
发帖数: 27968 | 13 这鬼东西那个光刻胶不小心分子大小都比这个数大，你算一下这个波长光子能量多少就
知道这事相当的扯
1000W统计噪声才能再降一半
现在的193，能量小10多倍，功率高近十倍，光路还有几倍的效率差距，这样下来统计
噪声差了20X
怎么克服
产。
★ 发自iPhone App: ChinaWeb 1.1.5
【在 w*****8 的大作中提到】
: ASML光刻机欠火候：三星/台积电/GF 7nm EUV异常难产
: 不久前，高通宣布未来集成5G基带的骁龙芯片将基于三星的7nm制造，具体来说是7nm
: LPP，使用EUV（极紫外）技术。
: 紧接着，三星就在华诚破土动工了一座新的7nm EUV工艺制造工厂，2020年之前要投产。
: 看似风风火火，但其实7nm EUV依然面临着不少技术难题。
: 据EETimes披露，在最近的芯片制造商会议上，有厂商就做了犀利地说明。
: 比如，GlobalFoundries研究副总裁George Gomba就表示，唯一有能力做250瓦EUV光刻
: 机的ASML（阿斯麦）提供的现款产品NXE-3400仍不能满足标准，他们建议供应商好好检
: 查EUV光罩系统，以及改进光刻胶。
: 这里对光刻做一下简单科普。
|
l****e
发帖数: 198 | 14 EUV的效率太低了。光源需要好几百千瓦的功率才能产生250瓦的光，通过一大堆反射镜
后，硅片上只得到几瓦的功率。每个反射镜只能得到70%的反射率，不知道为什么要用
那么多的镜子。
这玩意儿维护困难。据说台积电一半的EUV都在趴窝。感觉点错了科技树。 |
m*****d
发帖数: 13718 | |
