由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - new graduate求内推
相关主题
求内推或者招聘职位---hardware new graduate master--- (转载)请教Verilog 实现SPI的问题
CADENCE schematic /layout design中的callback请推荐嵌入式系统初学者实验的板子
初入RF,请教大牛马上毕业了, EE找工作不太顺利呢. 求内推.
Question about Cadence PCB Layoutapple的那么复杂的pcb用什么工具设计仿真的?
请问OrCAD和Allegro的区别Re: VLSI and Cadence
帮我表弟问问单片机的问题real electrical engineer
from schematic to layoutcadence这两年为什么市场份额下降得厉害?
发个牢骚,顺便征求一下意见fpga/CPLD好找工作不?
相关话题的讨论汇总
话题: 求内话题: link话题: rf话题: graduate话题: new
进入EE版参与讨论
1 (共1页)
n***x
发帖数: 912
1
还是厚着脸皮过来求内推了,唉
今年5月MS毕业,研究方向是digital system,FPGA啊,单片机之类的,cadence之类的
画layout也学过。去年暑假做过RF testing的活,找工作比较想偏向RF方向一点,但只
要有人要做啥都行哈。没有啥过多的经验,估计只能做entry level的了。
邮箱 legend2000#gmail
坐标TX,但毕业之后全美哪都行哈
THX!
m*****t
发帖数: 3477
2
找个内推有啥后脸皮的,老中就是脸皮太薄。
这个你试过么?
http://www.aplitrak.com/?adid=YmJnZW5lcmljLjA0MTg4LjE3NjBAb25zZ

【在 n***x 的大作中提到】
: 还是厚着脸皮过来求内推了,唉
: 今年5月MS毕业,研究方向是digital system,FPGA啊,单片机之类的,cadence之类的
: 画layout也学过。去年暑假做过RF testing的活,找工作比较想偏向RF方向一点,但只
: 要有人要做啥都行哈。没有啥过多的经验,估计只能做entry level的了。
: 邮箱 legend2000#gmail
: 坐标TX,但毕业之后全美哪都行哈
: THX!

n***x
发帖数: 912
3

You have not entered a valid job ID. Please enter the link provided to you.
If you have received this link in an e-mail, please ensure you have copied
the link completely.

【在 m*****t 的大作中提到】
: 找个内推有啥后脸皮的,老中就是脸皮太薄。
: 这个你试过么?
: http://www.aplitrak.com/?adid=YmJnZW5lcmljLjA0MTg4LjE3NjBAb25zZ

s*****t
发帖数: 987
4

.
能用啊,重新试试呢

【在 n***x 的大作中提到】
:
: You have not entered a valid job ID. Please enter the link provided to you.
: If you have received this link in an e-mail, please ensure you have copied
: the link completely.

t*******y
发帖数: 21396
5
这孩子真实诚。
但你好歹为推荐你的人想想,推荐你图个啥?就图REFERAL BONUS?你这段话翻译一下
就是:基本啥都不太会,就想要个工作。这样的简历拿出去,每个职位至少200有两百
个申请人比你强啊。咱老中还真的和烙印学学怎么包装自己,不瞎吹,但简历至少不能
给人负面印象吧,自信总得有吧。
n***x
发帖数: 912
6
自己人就不吹了哈,谢谢

【在 t*******y 的大作中提到】
: 这孩子真实诚。
: 但你好歹为推荐你的人想想,推荐你图个啥?就图REFERAL BONUS?你这段话翻译一下
: 就是:基本啥都不太会,就想要个工作。这样的简历拿出去,每个职位至少200有两百
: 个申请人比你强啊。咱老中还真的和烙印学学怎么包装自己,不瞎吹,但简历至少不能
: 给人负面印象吧,自信总得有吧。

1 (共1页)
进入EE版参与讨论
相关主题
fpga/CPLD好找工作不?请问OrCAD和Allegro的区别
digital设计里面是怎么把verilog design转换成chip layout的?帮我表弟问问单片机的问题
求工作推荐from schematic to layout
内部推荐: Xilinx in San jose, CA发个牢骚,顺便征求一下意见
求内推或者招聘职位---hardware new graduate master--- (转载)请教Verilog 实现SPI的问题
CADENCE schematic /layout design中的callback请推荐嵌入式系统初学者实验的板子
初入RF,请教大牛马上毕业了, EE找工作不太顺利呢. 求内推.
Question about Cadence PCB Layoutapple的那么复杂的pcb用什么工具设计仿真的?
相关话题的讨论汇总
话题: 求内话题: link话题: rf话题: graduate话题: new