e***7
发帖数: 118 | 1 1. What will determine the speed of a transistor?
2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
we talking about? The width?
3. Data rate of an ossiliscope is given, how do you calculate the resolution?
4. N type and P type, which one is stronger?
可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。 |
h*******a
发帖数: 184 | 2 I'll try # 1: the current, the channel resistance (or equivalent)
capacitance and the voltage determines the speed. |
E*****a
发帖数: 757 | 3 对4有兴趣。什么叫stronger?
are
resolution?
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
t****1
发帖数: 827 | 4 意思就是同等情况下，NMOS 更强大。因为NMOS 的工作载体是电子 ， PMOS 运行依靠
空穴
【在 E*****a 的大作中提到】
: 对4有兴趣。什么叫stronger?
:
: are
: resolution?
|
w****n
发帖数: 5749 | 5 那跟强大有啥关系？
【在 t****1 的大作中提到】
: 意思就是同等情况下，NMOS 更强大。因为NMOS 的工作载体是电子 ， PMOS 运行依靠
: 空穴
|
E*****a
发帖数: 757 | 6 那其实这几个问题google一下都有答案呀，也不用请教呀
【在 t****1 的大作中提到】
: 意思就是同等情况下，NMOS 更强大。因为NMOS 的工作载体是电子 ， PMOS 运行依靠
: 空穴
|
t****1
发帖数: 827 | 7 你要是真的兴趣，找本 device physics 看看得了。 简单得讲，就是同等情况下，
NMOS 的transconductance 比 PMOS 大 (如果运行在saturation region)。 如果作为
开关用，通道电阻较小。
【在 w****n 的大作中提到】
: 那跟强大有啥关系？
|
t****1
发帖数: 827 | 8 哦，那我白费劲了，下次不回答问题了，google确实是很强大的。
【在 E*****a 的大作中提到】
: 那其实这几个问题google一下都有答案呀，也不用请教呀
|
w****n
发帖数: 5749 | 9 我本科是物理，现在也有上些半导体的课，但是从来没听说过这个理论……
我觉得电导率在这里主要是取决于导带顶和价带底的曲线吧，也就是载流子的等效质量
（因为晶格结构是一样的）。那其实不是N型就比P型强吧？
而且换一种能带结构可能就不一样了，比如graphene是没有载流子等效质量的。
【在 t****1 的大作中提到】
: 你要是真的兴趣，找本 device physics 看看得了。 简单得讲，就是同等情况下，
: NMOS 的transconductance 比 PMOS 大 (如果运行在saturation region)。 如果作为
: 开关用，通道电阻较小。
|
w****n
发帖数: 5749 | 10 那是什么原因导致电子和空穴迁移率不同呢？还是能带结构吧。换一种能带结构就不一
定是这样了吧
【在 t****1 的大作中提到】
: 哦，那我白费劲了，下次不回答问题了，google确实是很强大的。
|
|
|
t****1
发帖数: 827 | 11 通俗的说吧，NMOS 工作载体是电子，PMOS 用 空穴。 电子是自由移动，这种情况下的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
conduction band 比 valence band 阻力较小。当然你还可以更深入到量子物理上去解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研究这个的。
【在 w****n 的大作中提到】
: 那是什么原因导致电子和空穴迁移率不同呢？还是能带结构吧。换一种能带结构就不一
: 定是这样了吧
|
w****n
发帖数: 5749 | 12 我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
究这个的。
【在 t****1 的大作中提到】
: 通俗的说吧，NMOS 工作载体是电子，PMOS 用 空穴。 电子是自由移动，这种情况下的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
: conduction band 比 valence band 阻力较小。当然你还可以更深入到量子物理上去解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研究这个的。
|
t****1
发帖数: 827 | 13 我不研究器件的， conduction band 阻力比 valance band 阻力小，我直觉上认为是
这样的，至少对常用的CMOS工艺都成立，事实就是这样。你有兴趣自己研究研究为什么
吧，你研究出来，告诉我。
的。
【在 w****n 的大作中提到】
: 我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
:
: 的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
: 动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
: 解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
: 少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
: 究这个的。
|
g****t
发帖数: 31659 | 14 你把什么布李渊区,薛定谔方程简化计算show一下,面试足够了.
这题答对答错应该都会给你算分.这种东西肯定有专门的建模文章.也许是生产工艺一两个
材料参数决定的.
我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
究这个的。
【在 w****n 的大作中提到】
: 我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
:
: 的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
: 动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
: 解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
: 少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
: 究这个的。
|
t****1
发帖数: 827 | 15 答对答错都给分？你还真搞笑。那怎么决定要不要这个人啊？ 这个如果是面试电路方面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计的，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你捣鼓薛定谔方程。
两个
的。
【在 g****t 的大作中提到】
: 你把什么布李渊区,薛定谔方程简化计算show一下,面试足够了.
: 这题答对答错应该都会给你算分.这种东西肯定有专门的建模文章.也许是生产工艺一两个
: 材料参数决定的.
:
: 我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
: 的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
: 动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
: 解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
: 少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
: 究这个的。
|
w****n
发帖数: 5749 | 16 我不是楼主，我现在也不在半导体方向了。
我猜想这个结论可能是针对某一种特定的常用能带结构，比如硅的[100]方向，电子的等
效质量比较低，从而使得迁移率更高。对graphene这种两头对称的结构，显然应该是一
样的才对。
所以这个结论应该是一个经验的结论，我不喜欢这种非常不严谨的下一个经验的结论的
做法。
两个
的。
【在 g****t 的大作中提到】
: 你把什么布李渊区,薛定谔方程简化计算show一下,面试足够了.
: 这题答对答错应该都会给你算分.这种东西肯定有专门的建模文章.也许是生产工艺一两个
: 材料参数决定的.
:
: 我这里说的就是两个band的“阻力”问题，我不认为这对任何一种能带结构都是成立的。
: 的导电发生在 conduction band。空穴怎么导电呢？ 当大量电子在这些空穴里定向运
: 动时，就等效为正的空穴沿电子反向流动，所以空穴导电发生在valence band。
: 解释。从电路设计的角度来看，知道所有的CMOS 工艺，NMOS 比PMOS 更强就足够了(至
: 少我见过得所有得CMOS工艺是这样的)。 想要再深入，你得看器件物理的书了，我不研
: 究这个的。
|
g****t
发帖数: 31659 | 17 对.
我原来念过材料物理.
按我的印象,应该就是这么回事.但我忘了具体该怎么算.
好像这种常见问题有简化方程,中学数学算一下就行了.
我不是楼主，我现在也不在半导体方向了。
我猜想这个结论可能是针对某一种特定的常用能带结构，比如硅的[100]方向，电子的等
效质量比较低，从而使得迁移率更高。对graphene这种两头对称的结构，显然应该是一
样的才对。
所以这个结论应该是一个经验的结论，我不喜欢这种非常不严谨的下一个经验的结论的
做法。
说不定有和工艺有关的经典建模文章?
两个
的。
【在 w****n 的大作中提到】
: 我不是楼主，我现在也不在半导体方向了。
: 我猜想这个结论可能是针对某一种特定的常用能带结构，比如硅的[100]方向，电子的等
: 效质量比较低，从而使得迁移率更高。对graphene这种两头对称的结构，显然应该是一
: 样的才对。
: 所以这个结论应该是一个经验的结论，我不喜欢这种非常不严谨的下一个经验的结论的
: 做法。
:
: 两个
: 的。
|
w****n
发帖数: 5749 | 18 材料力学和半导体物理（固体物理）是完全不同的两种东西吧？材料力学讲的是机械性
质，固体物理讲的是电学性质吧。
的等
【在 g****t 的大作中提到】
: 对.
: 我原来念过材料物理.
: 按我的印象,应该就是这么回事.但我忘了具体该怎么算.
: 好像这种常见问题有简化方程,中学数学算一下就行了.
:
: 我不是楼主，我现在也不在半导体方向了。
: 我猜想这个结论可能是针对某一种特定的常用能带结构，比如硅的[100]方向，电子的等
: 效质量比较低，从而使得迁移率更高。对graphene这种两头对称的结构，显然应该是一
: 样的才对。
: 所以这个结论应该是一个经验的结论，我不喜欢这种非常不严谨的下一个经验的结论的
|
g****t
发帖数: 31659 | 19 材料物理之类的课考试题里面会出现的薛定谔方程
往往5分钟就出来结果了.你还真以为这个东西有多复杂......
最典型的情况,往往都有常用近似公式.
电路设计也有很多种的.
微电子board level的电路设计,对power electronics那套方法往往是一窍不通的.
你把电路设计的面试,定死成一个标准显然是成问题的.
答对答错都给分？你还真搞笑。那怎么决定要不要这个人啊？ 这个如果是面试电路方
面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计的
，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你倒
鼓薛定谔方程。
两个
的。
【在 t****1 的大作中提到】
: 答对答错都给分？你还真搞笑。那怎么决定要不要这个人啊？ 这个如果是面试电路方面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计的，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你捣鼓薛定谔方程。
:
: 两个
: 的。
|
g****t
发帖数: 31659 | 20 typo,是材料物理.
固体物理是你们物理系的吧一般.
【在 w****n 的大作中提到】
: 材料力学和半导体物理（固体物理）是完全不同的两种东西吧？材料力学讲的是机械性
: 质，固体物理讲的是电学性质吧。
:
: 的等
|
|
|
t****1
发帖数: 827 | 21 PMOS NMOS 就是硅工艺。 这个是电路方面的面试题。 做电路设计，了解这个是很重要的。比如说放大器输入极为什么有时候需要用PMOS， 有时候用NMOS。 就这样了，你可以不喜欢这种问题，但是如果你找电路设计的工作，这是经常会问的问题。知道答案就行，也不会一直追问到底，毕竟不是做器件的。
的等
【在 w****n 的大作中提到】
: 我不是楼主，我现在也不在半导体方向了。
: 我猜想这个结论可能是针对某一种特定的常用能带结构，比如硅的[100]方向，电子的等
: 效质量比较低，从而使得迁移率更高。对graphene这种两头对称的结构，显然应该是一
: 样的才对。
: 所以这个结论应该是一个经验的结论，我不喜欢这种非常不严谨的下一个经验的结论的
: 做法。
:
: 两个
: 的。
|
w****n
发帖数: 5749 | 22 那就是唬唬人的，一维无限深势阱，自由电子，顶多一个隧穿。到一维谐振子就只能背
结论了，厄密多项式；氢原子，球谐函数。然后呢？然后就是computational physics
的事情了。
【在 g****t 的大作中提到】
: 材料物理之类的课考试题里面会出现的薛定谔方程
: 往往5分钟就出来结果了.你还真以为这个东西有多复杂......
: 最典型的情况,往往都有常用近似公式.
: 电路设计也有很多种的.
: 微电子board level的电路设计,对power electronics那套方法往往是一窍不通的.
: 你把电路设计的面试,定死成一个标准显然是成问题的.
:
: 答对答错都给分？你还真搞笑。那怎么决定要不要这个人啊？ 这个如果是面试电路方
: 面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计的
: ，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你倒
|
w****n
发帖数: 5749 | 23 所以我说我现在不在半导体方向了，也不在电路设计。
【在 t****1 的大作中提到】
: PMOS NMOS 就是硅工艺。 这个是电路方面的面试题。 做电路设计，了解这个是很重要的。比如说放大器输入极为什么有时候需要用PMOS， 有时候用NMOS。 就这样了，你可以不喜欢这种问题，但是如果你找电路设计的工作，这是经常会问的问题。知道答案就行，也不会一直追问到底，毕竟不是做器件的。
:
: 的等
|
t****1
发帖数: 827 | 24 你现在研究啥的？电磁？
【在 w****n 的大作中提到】
: 所以我说我现在不在半导体方向了，也不在电路设计。
|
g****t
发帖数: 31659 | 25 我猜是太阳能之类的.
你现在研究啥的？电磁？
【在 t****1 的大作中提到】
: 你现在研究啥的？电磁？
|
w****n
发帖数: 5749 | 26 对，电磁学要管的物理量比半导体少啊
【在 t****1 的大作中提到】
: 你现在研究啥的？电磁？
|
h*******a
发帖数: 184 | 27
are
resolution?
LZ出来澄清一下呀，什么叫stronger?
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
p********e
发帖数: 6030 | 28 1. What will determine the speed of a transistor?
electron mobility, mean free path, channel/gate length
2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
we talking about? The width?
the gate length
3. Data rate of an ossiliscope is given, how do you calculate the resolution?
4. N type and P type, which one is stronger?
what do you mean by stronger? |
M*****3
发帖数: 288 | 29 究竟是N还是P强，要看具体应用，否则n早把p淘汰了。
N的current drive是比p大一倍（传统工艺）所以在输出端最好用N
但是p在同一应用电压下可靠性要好很多，而且1/f噪声低。
更多的设计需要np一起用，np搭配，干活不累，哈哈。
【在 E*****a 的大作中提到】
: 对4有兴趣。什么叫stronger?
:
: are
: resolution?
|
t*****l
发帖数: 2658 | 30 那个guvest是个典型的民科
还薛定谔方程。。。。哈哈，太搞笑了。
方面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计
的，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你
捣鼓薛定谔方程。
【在 t****1 的大作中提到】
: 答对答错都给分？你还真搞笑。那怎么决定要不要这个人啊？ 这个如果是面试电路方面的，答错了一分没有。做电路的，谁有空跟你推导薛定谔方程？我相信做电路设计的，从毕业以后了，都没机会用薛定谔方程。如果是电话面试，更不可能在电话里听你捣鼓薛定谔方程。
:
: 两个
: 的。
|
|
|
o********s
发帖数: 66 | |
p*********8
发帖数: 957 | 32 我一般就量SATURATION CURRENT 现在一般的工艺同等SIZE P的电流比N小 所以N比较强
一些 不过现在的工艺一直在把P做的强一点 |
p*********8
发帖数: 957 | 33 我一般就量SATURATION CURRENT 现在一般的工艺同等SIZE P的电流比N小 所以N比较强
一些 不过现在的工艺一直在把P做的强一点 |
m*****t
发帖数: 3477 | 34 凑热闹说下4，如果strong指的是同等条件（size bias etc）下的drive，传统是N强于
P.
上面不少人说了就是mobility的差别。所以，invertor很多用size ratio去balance。
不过现实工业界中，基本完全取决于工艺，看doping recipe。一个technology大多会
提供各种不同nmos和pmos选项，根据你的design可以具体搭配。p的gm可以提高不少，
这样做输入级可以低1/f noise，也不损失gain。（其实p的1/f noise未必都比n好）。
如果只看idsat，那就更不一定了，一个工艺可以提供native的pmos搭配LowLeakage的
nmos。
总的来讲，回答说n比p给力应该是正确的，但是不绝对。这样面试的也没法找茬。
话说1，如果是我提问的话，期待的答案（最重要的）似乎是tox吧。一般业界说speed
难道不是默认的指switching? 不然你输出电流大了也要看cap load大小阿。 当然实际
design中的speed主要取决于s/n ratio和power budget。
你这些列出的都是“良性”问题。
话说有些很tricky的问题，特别是noise和matching的，看得人冷汗直冒阿...
are
resolution?
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
j******e
发帖数: 526 | 35 1. What will determine the speed of a transistor?
temperature,doping,thickness
2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
we talking about? The width?
minimum length
3. Data rate of an ossiliscope is given, how do you calculate the resolution?
resolution = bit rate / clock freq /#channel
4. N type and P type, which one is stronger?
stronger? i don't understand clearly,
may be N type |
j******e
发帖数: 526 | 36 NMOS和PMOS的能带结构不一样吧。。。
难道我记错了？。。。
不过固体物理学的不是很透彻
【在 w****n 的大作中提到】
: 我本科是物理，现在也有上些半导体的课，但是从来没听说过这个理论……
: 我觉得电导率在这里主要是取决于导带顶和价带底的曲线吧，也就是载流子的等效质量
: （因为晶格结构是一样的）。那其实不是N型就比P型强吧？
: 而且换一种能带结构可能就不一样了，比如graphene是没有载流子等效质量的。
|
w****n
发帖数: 5749 | 37 都是硅啊，P用的是valence band max，N用的是conducting band min
【在 j******e 的大作中提到】
: NMOS和PMOS的能带结构不一样吧。。。
: 难道我记错了？。。。
: 不过固体物理学的不是很透彻
|
m********e
发帖数: 585 | 38
Idon, voltage, capacitance, sub-threshold current
are we talking about? The width?
Of course the length, width is much wider.
resolution?
Don't know what you are talking about.
This is not the right question to ask.
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
h*****3
发帖数: 91 | 39 半导体物理角度
Electron effective Mass< hole mass --> electron mobility> hole mobility -->
speed, current differences.
NMOS, PMOS, which is stronger?
你是说reliability 还是导电能力？ |
c*********6
发帖数: 858 | 40 1. Mobility
2. Thickness of the gate.
are
resolution?
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
|
|
y********g
发帖数: 81 | 41 1.Current and load cap. Its current is a
function of length, width, bias, etc.
2. 45nm, 32nm is half pitch dimension. This
is not transistor physical gate length nor
effect channel length. Refer to device
physics for detail.
3. 1/rate? how do you define resolution?
4. NMOS is stronger than PMOS in term of
larger current under the same condition.
NMOS conducts electron current whereas PMOS
conducts hole current. Whichever carrier it
is, current is proportional to mobility.
mobility is inverse proportional to
effective mass, and effective mass is
inverse proportional to conduction/valence
band bottom/top curvature.
transistor?
what physical parameter of a CMOS are
how do you calculate the resolution?
stronger?
感谢感谢。
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
s*****y
发帖数: 200 | 42 呵呵 看到好多同学都在讨论器件和电路的问题了 楼主的问题倒是被忽略了 我试着来
说说哈 不过楼主貌似不见了。。。
第四题的话 按照我的理解是该NMOS在大部分cases里面stronger,仅从电路层来理解是
因为PMOS靠空穴迁移的 NMOS靠电子的 空穴迁移率是电子的1/4 or 1/2,so PMOS的电流
驱动能力较低 而且相同尺寸下NMOS有高的输出电阻所以更适合用来做放大器对不 不过
有些情况下会利用到PMOS的这一能力 所以并不绝对
第三题求解释 楼主应该问的是oscilloscope吧 但是我不太懂这是啥意思 我纯属瞎蒙
就是2的resolution次方和data rate之间的某种关系吧。。。求高手解释
第二题 额 是Length
第一题 是不是说灵敏度呢 W/L u Cox 之类吧
抛砖引玉吧 我的回答也不确定
最好大家积极参与一些这类的问题 工作的同志可以给工程上的经验 读书的同志给点儿
书本上的理论知识呗
我看CS的面经超级多 我们太少了 EE要雄起啊
are
resolution?
【在 e***7 的大作中提到】
: 1. What will determine the speed of a transistor?
: 2. When we talk about 45nm, 32nm node, what physical parameter of a CMOS are
: we talking about? The width?
: 3. Data rate of an ossiliscope is given, how do you calculate the resolution?
: 4. N type and P type, which one is stronger?
: 可能有的题描述的不是很准确，但还是希望大家给点意见，感谢感谢。
|
f*********5
发帖数: 1237 | 43 try my best
1: width, bias, supply voltage, etc
2: length
3: i guess it depends on the frequency of the signal you observed.
4: N |
