由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 做一个无线网芯片的完整研发过程是怎样的
相关主题
Couple ASIC Openings ( San Jose) (转载)超弱问:我该学那种C?
喜欢ASIC VERIFICATION ENGINEER这个方向DSP is sh*ty now
IC设计工和验证工两个职位选择的话,选哪个对职业发展好?为什么学硬件这么难找工作呢!!
Verilog vs VHDLEE MASTER 找工作求推荐 (转载)
请牛人帮忙解答一下ASIC Design如何入手job opening - Wireless communication designer
Phone interview 求助南加招聘FPGA/ASIC Design Engineer,站内信箱联系
Intel Job Openings (转载)digital设计里面是怎么把verilog design转换成chip layout的?
ASIC Design Job Openings: Broadcom, Bay AreaRTL Design for ASIC (会tape-out的) vs RTL Design for FPGA, 有什么不同吗?
相关话题的讨论汇总
话题: engineer话题: system话题: design话题: matlab话题: 工程师
进入EE版参与讨论
1 (共1页)
c****n
发帖数: 55
1
我很好奇的想知道一个公司如果从头开始研发一个chipset的话,要经过哪些过程?比
如说marvell,broadcom这些公司,做Wi-Fi,或是LTE芯片,在现有的标准框架下,是
不是可以这么描述过程:
1.选一些现成的算法,或是自己设计新的,用matlab做simulation,然后
2.交给digital design,做成FPGA或是ASIC
3.再加软件变成soc
s*****y
发帖数: 1974
2
差不多
不过还有布局布线,timing, DFT, layout,FPGA测试和软件verification
还有驱动开发,还有设计优化,功耗优化
大部分工作量在测试验证
算法开发占小部分工作量,因为现在的算法其实挺成熟的

【在 c****n 的大作中提到】
: 我很好奇的想知道一个公司如果从头开始研发一个chipset的话,要经过哪些过程?比
: 如说marvell,broadcom这些公司,做Wi-Fi,或是LTE芯片,在现有的标准框架下,是
: 不是可以这么描述过程:
: 1.选一些现成的算法,或是自己设计新的,用matlab做simulation,然后
: 2.交给digital design,做成FPGA或是ASIC
: 3.再加软件变成soc

c****n
发帖数: 55
3
那做算法的工程师在开发完算法之后主要的工作任务会是什么呢? 长时间和软硬件及测
试组一起调试或是优化?

【在 s*****y 的大作中提到】
: 差不多
: 不过还有布局布线,timing, DFT, layout,FPGA测试和软件verification
: 还有驱动开发,还有设计优化,功耗优化
: 大部分工作量在测试验证
: 算法开发占小部分工作量,因为现在的算法其实挺成熟的

w*****s
发帖数: 842
4
做算法的工程师除了在matlab写程序,还得写定点C程序. 一般国内公司叫做系统工程
师 System Engineer. System Engineer 要和 Hardware Engineer共同商量最后定出
Spec和参考C程序. 中间不断有反馈,硬件设计师如果综合阶段发现面积延时功耗太大
,要找System Engineer商量解决办法. 后端工程师主要与硬件工程师联系,如果后端
做不好,得反馈到硬件工程师,一般硬件工程师就能解决好。 同时硬件工程师也分为
FPGA验证组,SystemC/Vera验证小组,Digital Design Engineer, Analog Engineer,
etc.

【在 c****n 的大作中提到】
: 那做算法的工程师在开发完算法之后主要的工作任务会是什么呢? 长时间和软硬件及测
: 试组一起调试或是优化?

T******T
发帖数: 3066
5
Some of the System Algorithm teams are also responsible for Matlab<->RTL bit
accurate Design verification task at the block level.

,

【在 w*****s 的大作中提到】
: 做算法的工程师除了在matlab写程序,还得写定点C程序. 一般国内公司叫做系统工程
: 师 System Engineer. System Engineer 要和 Hardware Engineer共同商量最后定出
: Spec和参考C程序. 中间不断有反馈,硬件设计师如果综合阶段发现面积延时功耗太大
: ,要找System Engineer商量解决办法. 后端工程师主要与硬件工程师联系,如果后端
: 做不好,得反馈到硬件工程师,一般硬件工程师就能解决好。 同时硬件工程师也分为
: FPGA验证组,SystemC/Vera验证小组,Digital Design Engineer, Analog Engineer,
: etc.

j******c
发帖数: 712
6
用simulink仿真的时候就要考虑fix-point的问题吧

bit

【在 T******T 的大作中提到】
: Some of the System Algorithm teams are also responsible for Matlab<->RTL bit
: accurate Design verification task at the block level.
:
: ,

a****l
发帖数: 8211
7
you forgot marketing research.

【在 c****n 的大作中提到】
: 我很好奇的想知道一个公司如果从头开始研发一个chipset的话,要经过哪些过程?比
: 如说marvell,broadcom这些公司,做Wi-Fi,或是LTE芯片,在现有的标准框架下,是
: 不是可以这么描述过程:
: 1.选一些现成的算法,或是自己设计新的,用matlab做simulation,然后
: 2.交给digital design,做成FPGA或是ASIC
: 3.再加软件变成soc

1 (共1页)
进入EE版参与讨论
相关主题
RTL Design for ASIC (会tape-out的) vs RTL Design for FPGA, 有什么不同吗?请牛人帮忙解答一下ASIC Design如何入手
求前辈帮忙分析两个offer,FPGA vs CPU VerificationPhone interview 求助
内部推荐: Xilinx in San jose, CAIntel Job Openings (转载)
湾区Deep Learning startup招聘全职RTL/FPGA, 希望能尽快入职~ASIC Design Job Openings: Broadcom, Bay Area
Couple ASIC Openings ( San Jose) (转载)超弱问:我该学那种C?
喜欢ASIC VERIFICATION ENGINEER这个方向DSP is sh*ty now
IC设计工和验证工两个职位选择的话,选哪个对职业发展好?为什么学硬件这么难找工作呢!!
Verilog vs VHDLEE MASTER 找工作求推荐 (转载)
相关话题的讨论汇总
话题: engineer话题: system话题: design话题: matlab话题: 工程师