请问做VLSI及time tree有前途没有？ - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 请问做VLSI及time tree有前途没有？

相关主题
● 为什么导师搞的VLSI研究跟我想象的完全不同	● 问几个基础的数电问题
● digital IC的处理速度跟时钟速度有直接关系吗。。。	● macbook时钟加快
● 请教一个电路设计的问题	● 面试问题
● 请教大家一个VHDL和VERILOG的问题	● 问个面试题
● 有了解injection lock的吗	● 求熟悉晶振时钟TCXO电路设计的朋友
● 问个verilog阻塞和非阻塞的问题	● FPGA推荐求助
● 问个关于芯片测试的问题	● VLSI info and job bank.
● 最近在关注微软的软件无线电Sora，遇到几个问题，求大牛解答...	● Re: 咋没人讨论Solid state 和Semiconductor的呢？

相关话题的讨论汇总
话题: vlsi话题: tree话题: time话题: 时钟话题: 前途

进入EE版参与讨论

(共1页)

c*******t
发帖数: 1095

有个老师是做VLSI的，又听说是在板子上新建几个时钟，研究time tree，减缓时钟到
达各处不平衡的缺陷。但是现在他上课也只讲了高级数字逻辑电路，database的一些
算法，好像跟他做的研究也挂不上钩，所以也不知道得很具体，不知道前景如何，请教
一下？
顺便问问如何想读phd途中拿master后跳到一个更好的学校，哪个学校的VLSI比较强啊？
谢谢

DK
发帖数: 194

research有时候是做一个很小方向的，上课要包含很多方向的，跟他做的研究也挂不上
钩是正常的
VLSI强的话。。berkeley吧

(共1页)

进入EE版参与讨论

相关主题
● Re: 咋没人讨论Solid state 和Semiconductor的呢？	● 有了解injection lock的吗
● Re: Telecommunication现在还热门吗？	● 问个verilog阻塞和非阻塞的问题
● Re: VLSI and Cadence	● 问个关于芯片测试的问题
● Re: VLSI and Cadence (Analog artist)	● 最近在关注微软的软件无线电Sora，遇到几个问题，求大牛解答...
● 为什么导师搞的VLSI研究跟我想象的完全不同	● 问几个基础的数电问题
● digital IC的处理速度跟时钟速度有直接关系吗。。。	● macbook时钟加快
● 请教一个电路设计的问题	● 面试问题
● 请教大家一个VHDL和VERILOG的问题	● 问个面试题

相关话题的讨论汇总
话题: vlsi话题: tree话题: time话题: 时钟话题: 前途

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天