j***u
发帖数: 26 | 1 我作了一个low pass filter, 我用一个PMOS作bias current, PMOS differential
input pair和NMOS active load作出一个简单的one stage amplifier，然后把ouput接
到negative input端,unity negative feedback,就形成了一个voltage follower。然
后我在output端和gnd间接了一个capacitor.模拟结果给出了output的dc average 和
input dc average有大概10mV的电压差。
可是我同时用NMOS differential pair和PMOS active load作了一个相对应的filter，
模拟结果显示这个output和input的dc average几乎相等，实际测量出的dc offset也得
有10mV多，说明transistor model应该是比较ideal的。
所以使我困惑的是，那个PMOS input pair的filter，为啥模拟结果就已经有10mV的dc
offset了呢？如果output | H********o
发帖数: 346 | 2 个人认为，应该用2 stage会好点。single stage的放大倍数不够。
这么接的single stage的话，要没有offset比较困难。不知道你说的dc average是不是
dc bias呢？ | s*******y
发帖数: 4173 | 3 这种电路你要把电路图贴出来，大家才好帮你分析，
另外cmos的gm/Id 比较小，一般一级不用cascode的
话放大倍数太小。
dc
【在 j***u 的大作中提到】
: 我作了一个low pass filter, 我用一个PMOS作bias current, PMOS differential
: input pair和NMOS active load作出一个简单的one stage amplifier，然后把ouput接
: 到negative input端,unity negative feedback,就形成了一个voltage follower。然
: 后我在output端和gnd间接了一个capacitor.模拟结果给出了output的dc average 和
: input dc average有大概10mV的电压差。
: 可是我同时用NMOS differential pair和PMOS active load作了一个相对应的filter，
: 模拟结果显示这个output和input的dc average几乎相等，实际测量出的dc offset也得
: 有10mV多，说明transistor model应该是比较ideal的。
: 所以使我困惑的是，那个PMOS input pair的filter，为啥模拟结果就已经有10mV的dc
: offset了呢？如果output
|
|
