由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 請教有關FPGA LUT實現指定delay數值
相关主题
Xilinx summer intership几个EE职位(1)
加州 silicon valley, FPGAs, VHDL engineer, Super big company, 6-monthes internship or more有没有 Wireless Baseband Processing的开发评估板或Testbed
Design Compiler综合FPGA问题FPGA能否通过控制电压或者运行模式节省能耗
[求助]关于readback在spartan3 FPGA的实现美国怎么买FPGA啊?
fpga, 请高手赐教FPGA Xilinx V6 die size/pitch size
请教如何做FPGA的门级功耗估计?Xillinx ISE 后仿真问题
新手请教几个FPGA的问题有谁用过Precision或者Synplify来综合FPGA的?
请教Verilog 实现SPI的问题同样的FPGA芯片在美国和中国哪里卖的贵?
相关话题的讨论汇总
话题: lut话题: delay话题: 數值话题: fpga话题: 實現
进入EE版参与讨论
1 (共1页)
T**i
发帖数: 203
1
請問Xilinx FPGA的LUT可以實現指定數值的delay麼,比如說5ns,5.5ns,6ns,6.5ns
,7ns這樣的delay值?
z****y
发帖数: 22
2
LUT 的延迟是固定的,看数据手册
T**i
发帖数: 203
3
你的意思時說知道單個LUT的延遲後,採用多個LUT串聯的方式來實現不同數值的delay?

【在 z****y 的大作中提到】
: LUT 的延迟是固定的,看数据手册
z****y
发帖数: 22
4
你为什么要用LUT去创建delay, 你可以insert buffer
c*********l
发帖数: 1065
5
fpga的lut延时比buffer准确多了,syn也有好处,不像asic自己手画

【在 z****y 的大作中提到】
: 你为什么要用LUT去创建delay, 你可以insert buffer
c*********l
发帖数: 1065
6
google delayline DPWM....

delay?

【在 T**i 的大作中提到】
: 你的意思時說知道單個LUT的延遲後,採用多個LUT串聯的方式來實現不同數值的delay?
T**i
发帖数: 203
7
採用carry chain來實現不同數值的delay,和使用LUT比較起來,哪個更好一點呢?

【在 c*********l 的大作中提到】
: google delayline DPWM....
:
: delay?

1 (共1页)
进入EE版参与讨论
相关主题
同样的FPGA芯片在美国和中国哪里卖的贵?fpga, 请高手赐教
Xilinx FPGA Timing Analysis老是过不了,怎么办呢?请教如何做FPGA的门级功耗估计?
急问!!!有懂FPGA的高手吗?新手请教几个FPGA的问题
modelsim跟xilinx有什么关系?请教Verilog 实现SPI的问题
Xilinx summer intership几个EE职位(1)
加州 silicon valley, FPGAs, VHDL engineer, Super big company, 6-monthes internship or more有没有 Wireless Baseband Processing的开发评估板或Testbed
Design Compiler综合FPGA问题FPGA能否通过控制电压或者运行模式节省能耗
[求助]关于readback在spartan3 FPGA的实现美国怎么买FPGA啊?
相关话题的讨论汇总
话题: lut话题: delay话题: 數值话题: fpga话题: 實現