由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - Design Compiler综合FPGA问题
相关主题
請教有關FPGA LUT實現指定delay數值Xilinx openning
请教如何做FPGA的门级功耗估计?求offer 選擇意見
Design Compiler .sdf文件问题RTL Design for ASIC (会tape-out的) vs RTL Design for FPGA, 有什么不同吗?
ASIC design frontend vs backend硬件工程师
Failure Analysis Engineer需要哪些方面的知识?招人, firmware design 和 hardware design
就业方向选择~Design Compiler Question
EE读个啥方向的master好找工作?Design Compiler clock tree综合求教
[新鲜面经]intern NI(National Instruments) FPGA compiler 组 (转载)Design Compiler area 单位问题
相关话题的讨论汇总
话题: lut话题: fpga话题: design话题: compiler话题: 配置
进入EE版参与讨论
1 (共1页)
I***a
发帖数: 704
1
1, Design Compiler综合FPGA,提供的cell只包括LUT/register, 不包括swich box,
对吗?LUT的cell description一般是怎样的?
如何表示这个4-input LUT:
0000->可配置
0001->可配置
0010->可配置
...
1111-> 可配置
2. Design Compiler综合FPGA得到的是由LUT/register表示的netlist, 就必然包括了
对LUT的配置位,这些在netlist里面是如何体现的?
例如这个4-input LUT:
0000->1
0001->0
0010->0
...
1111-> 1
3. Design Compiler综合FPGA得到的是由LUT/register表示的netlist, 只包括对LUT的
配置位, 不包括LUT/register的Placement和Switch Box的配置位,
那么LUT/register的Placement和Switch Box的配置位是由什么工具得到的?
Thanks.
m**e
发帖数: 323
2
还有人用DC FPGA?
一般LUT的function用INIT value表示就可以了,
详情参见xilinx的document.

,

【在 I***a 的大作中提到】
: 1, Design Compiler综合FPGA,提供的cell只包括LUT/register, 不包括swich box,
: 对吗?LUT的cell description一般是怎样的?
: 如何表示这个4-input LUT:
: 0000->可配置
: 0001->可配置
: 0010->可配置
: ...
: 1111-> 可配置
: 2. Design Compiler综合FPGA得到的是由LUT/register表示的netlist, 就必然包括了
: 对LUT的配置位,这些在netlist里面是如何体现的?

1 (共1页)
进入EE版参与讨论
相关主题
Design Compiler area 单位问题Failure Analysis Engineer需要哪些方面的知识?
Design Compiler生成的.sdf文件interconnect delay都是0就业方向选择~
Xilinx summer intershipEE读个啥方向的master好找工作?
整天坐在wireless router旁边的辐射有多严重? (转载)[新鲜面经]intern NI(National Instruments) FPGA compiler 组 (转载)
請教有關FPGA LUT實現指定delay數值Xilinx openning
请教如何做FPGA的门级功耗估计?求offer 選擇意見
Design Compiler .sdf文件问题RTL Design for ASIC (会tape-out的) vs RTL Design for FPGA, 有什么不同吗?
ASIC design frontend vs backend硬件工程师
相关话题的讨论汇总
话题: lut话题: fpga话题: design话题: compiler话题: 配置