由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - 问几个MIS结构里的RC电路问题
相关主题
semiconductor dielectric问题请教一下做Si的朋友
怎么证明你是个stong candidate for process engineer in semiconductor呢?PGMA为什么不能做organic dielectrics (转载)
求推荐 RF/microwave Ph.D.RFIC 工程师 opening
求审稿机会,nano electronics, 2D materials and devices, topological insulators and devices各位RF大牛, 有S参数后如何提取它的等效电路啊?
半导体公司process engineer有感怎么找实习阿?
这个星期公司面试了两个人,跟大家分享一下经验。 (转载)该转组吗? 困惑中。。。
感觉marvell很小气啊这里有人熟悉III-nitride能带模拟吗?
再次请教几个问题望牛人解答III-V compound semiconductor engineer position
相关话题的讨论汇总
话题: insulator话题: contact话题: metal话题: mis
进入EE版参与讨论
1 (共1页)
b********d
发帖数: 720
1
MIS=metal-insulator-semiconductor
我工程知识不行,有几个问题不懂
看paper里测CV的时候,最后分析电路基本都是按照附件里的电路图来分析的,有几个
部分,C(I)代表insulator的contribution,C(D) is the contribution from
depletion region between insulator and semiconductor, C(B) is for the bulk
semiconductor, R(C)is for the contact between semiconductor and metal
electrode
下面是我不懂的几个点:
1.为什么R(B)和C(B)画出来是并联的而不是串联的呢?
2.depletion 和contact的电容怎么测?
3.还有一个比较相关的问题---我看很多device里面insulator可能挺薄的,只有几个纳
米,可是shadow mask镀上去的metal contact却挺厚,几十到一百纳米,那这个shadow
mask读金属的时候不会对接触点的insulator有影响性的破坏吗,比如让它有crack or
defect了?
谢谢
请不要喷我或者笑我问的问题傻叉,是的,我不懂的很多,所以要学习 呵呵
S****d
发帖数: 298
2
尝试着讨论一下,欢迎补充或斧正。
1.串联的意思是直流时开路,一般的silicon是达不到开路的,并联表示直流时
substrate是一个电阻。高频时接近短路是dielectric的特性,位移电流。但是我觉得C
-V测试应该用不到那么高的频率,最多MHz吧,RFIC里的电感模型倒是包括substrate的
RC。电化学里面电解质的等效电路就是RC并联。
2.Depletion cap我猜是先测好accumulation时的Cox和inversion的Ctot,再extract出
来。我觉得应该有直接测量Cd的方法,但是不熟悉。Contact cap在Schottky contact
时肯定有,但是对于MOS,一般要做成Ohmic contact,应该没什么电容了。如果是
contact resistance,可以做contact chain,用总电阻除以contact的个数。还可以在
半导体上制备不同间距的金属电极,测量相互间电阻之后利用传输线模型得到contact
resistivity,这个要复杂一点。
3.如果应力过大破坏了insulator肯定不行,insulator里面的缺陷太多容易在电应力下
形成breakdown,dangling bond还会形成fixed charge影像threshold voltage。至于
怎样制备薄膜和进行热处理能够减小破坏,估计就是专利了吧。
b********d
发帖数: 720
3
非常感谢
有句话怎么说来着? 听君一席话,胜读十年书!
有时候自己一个人闷着头看书看几天可能也不见得有听别人说的懂,你说的第一第二两
点对我的帮助就是这样的。网上的paper经常都只是给出结果,不会告诉你为什么这么
做,很多细的东西也不见得能google找到答案 呵呵
第三点呢,我之所以想这个问题是因为我做过一个proposal,polymer dielectrics的
,如果是比较厚的呢,比如几十个纳米,感觉应该问题不会很大的,可是有些组,他们
做过monolayer的dielectrics,dielectrics的厚度可能才1,2个纳米,然后我就想,这
么薄,又是软材料,你这个metal contact怎么弄上去啊,可是他们这些人report的
gate leaking又还可以,比如10^-7, 10^-8的漏电水平,也还好,paper里一般说到实
验部分都是一句话带过:the metal contact was evaporated using shadow mask。。
。 我就不大能够想象这个怎么能镀上去不会让他的polymer dielectrics坏掉呢? 呵呵
嗯,大概就是这样的
谢谢你,我继续想想看

得C
contact
contact

【在 S****d 的大作中提到】
: 尝试着讨论一下,欢迎补充或斧正。
: 1.串联的意思是直流时开路,一般的silicon是达不到开路的,并联表示直流时
: substrate是一个电阻。高频时接近短路是dielectric的特性,位移电流。但是我觉得C
: -V测试应该用不到那么高的频率,最多MHz吧,RFIC里的电感模型倒是包括substrate的
: RC。电化学里面电解质的等效电路就是RC并联。
: 2.Depletion cap我猜是先测好accumulation时的Cox和inversion的Ctot,再extract出
: 来。我觉得应该有直接测量Cd的方法,但是不熟悉。Contact cap在Schottky contact
: 时肯定有,但是对于MOS,一般要做成Ohmic contact,应该没什么电容了。如果是
: contact resistance,可以做contact chain,用总电阻除以contact的个数。还可以在
: 半导体上制备不同间距的金属电极,测量相互间电阻之后利用传输线模型得到contact

S****d
发帖数: 298
4
以我有限的经验,没觉得dielectric那么容易坏。PVD几种常见金属的多晶薄膜,XRD都
没有看到明显的strain,也许这个厚度的金属不是问题。
1 (共1页)
进入EE版参与讨论
相关主题
III-V compound semiconductor engineer position半导体公司process engineer有感
FYI: Cree 招SiC的FAE这个星期公司面试了两个人,跟大家分享一下经验。 (转载)
NXP 和 Freescale 合并了感觉marvell很小气啊
现在大家都不愿意等export control license是把?再次请教几个问题望牛人解答
semiconductor dielectric问题请教一下做Si的朋友
怎么证明你是个stong candidate for process engineer in semiconductor呢?PGMA为什么不能做organic dielectrics (转载)
求推荐 RF/microwave Ph.D.RFIC 工程师 opening
求审稿机会,nano electronics, 2D materials and devices, topological insulators and devices各位RF大牛, 有S参数后如何提取它的等效电路啊?
相关话题的讨论汇总
话题: insulator话题: contact话题: metal话题: mis