t********t
发帖数: 5415 | 1 想判断一个位数不定的reg是不是全1应该怎么做来着？好久不写verilog忘了...例如：
parameter width = 8
reg [width-1:0]a;
if(a=='b1)begin //问题在这
...
end
我知道用a=='b1不行，但是位数不定又不能写成a==8'b1111_1111，应该怎么写？
update:解决了，&a==1就可以。同理判断全0用|a==0。 |
le
发帖数: 190 | 2 缩位运算符
【在 t********t 的大作中提到】
: 想判断一个位数不定的reg是不是全1应该怎么做来着？好久不写verilog忘了...例如：
: parameter width = 8
: reg [width-1:0]a;
: if(a=='b1)begin //问题在这
: ...
: end
: 我知道用a=='b1不行，但是位数不定又不能写成a==8'b1111_1111，应该怎么写？
: update:解决了，&a==1就可以。同理判断全0用|a==0。
|
t********t
发帖数: 5415 | 3 就是&a, |a, ^a之类的吧？术语记不住...
【在 le 的大作中提到】
: 缩位运算符
|
b*****r
发帖数: 14 | 4 if (a == {width{1'b1}} ) begin
...
end
hehe ~~ |
