If the Pathmill fails - EE版 - 未名存档

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - If the Pathmill fails

相关主题
● 如何成为一个full stack 硅工呢？	● 水帖: EE目前最悲剧的方向
● 请高人指点，怎么可以把wireless和VLSI结合起来呢？	● VLSI CAD 这个方向就业怎么样？
● 求Summer Intern推荐	● 研究生选校！！！~~~
● 有没有人觉得做VLSI的EDA就像是给别人打下手的感觉	● EE Master 选课方向求建议
● 求建议 ASIC ENGINEER 的面试要准备什么	● 请教几个VLSI的就业方向
● 求ASYNC VLSI 科普	● Intern Opportunity for 3D-IC layout in Chicago Area
● 我作为外行对IC的理解	● 提供内推, EDA AE
● EE里和编程有关的应该就是这几个方向吧？	● 请问接受offer之前，如何与HR拖延时间

相关话题的讨论汇总
话题: pathmill话题: fails话题: vlsi话题: correctly话题: chip

进入EE版参与讨论

1

(共1页)

u*****5 发帖数: 85	1 In VLSI design, if there are some fails reported, then can the chip still function correctly? Can anybody tell me? Thanks.
v**c 发帖数: 112	2 LZ说具体一点吧。 fail的不是很清楚，不过之前看到，很多时候warning都没问题。还有些时候，EDA分析中间会错认某些time path之类的，这个时候电路实际是好的，不过也会报错。不过如果是DRC或者LVS这样的错，我想就比较不妙吧...
v**c 发帖数: 112	3 得，没搞清楚pathmill是啥就发言，丢人了～～～不过时序的分析貌似时常会把好的说成坏的，就看到底为什么工具报错了。逃～～～

1

(共1页)

进入EE版参与讨论

相关主题
● 请问接受offer之前，如何与HR拖延时间	● 求建议 ASIC ENGINEER 的面试要准备什么
● PCB Allegro DRC Error!	● 求ASYNC VLSI 科普
● 请教：从物理转到EE的问题	● 我作为外行对IC的理解
● 哪位大侠能给个 library呀？	● EE里和编程有关的应该就是这几个方向吧？
● 如何成为一个full stack 硅工呢？	● 水帖: EE目前最悲剧的方向
● 请高人指点，怎么可以把wireless和VLSI结合起来呢？	● VLSI CAD 这个方向就业怎么样？
● 求Summer Intern推荐	● 研究生选校！！！~~~
● 有没有人觉得做VLSI的EDA就像是给别人打下手的感觉	● EE Master 选课方向求建议

相关话题的讨论汇总
话题: pathmill话题: fails话题: vlsi话题: correctly话题: chip

未名新帖统计// 7月16日

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

* 这里只显示发帖超过25的版面，努力灌水吧:-)