有关Asynchronous FIFO和Dual port SRAM - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 有关Asynchronous FIFO和Dual port SRAM

相关主题
● 最后再求一次ASIC/VLSI数字电路的内推！小弟必知恩图报！	● 问下computer architecture这个方向
● 请教两个synchronizer的问题	● 请教关于verilog综合的问题
● 求问：怎么高速读出 sram 里的数据？	● 变频发电机和恒频发电机的优缺点
● 6T SRAM和10T SRAM的区别	● 电路设计不出啊，老板又去度假了，擦了！
● 问个interview问题	● EE本科 CS master 电路设计求内推
● ic design or signal processing?	● 为啥单片机还要弄个os
● 有没有人觉得做VLSI的EDA就像是给别人打下手的感觉	● Intel says it fabricates SRAM using 0.09-mic
● VLSI的想转行做Computer Architecture	● Intel详谈45nm：原生四核再等下一代

相关话题的讨论汇总
话题: sram话题: fifo话题: dual话题: port

进入EE版参与讨论

(共1页)

v**c
发帖数: 112

有次和人谈这话题，我说看过资料，大概知道Asyn FIFO怎么设计，对方就让我画来看
看。我就画了block diagram，正要说怎么控制over/underflow，对方就说这些都不重
要，最难设计的就是那个dual port SRAM，我愕然，因为之前都不知道这个是难点。
我想问的是，怎么才能在学习中注意这个难点，或者说这类难点呢？因为像Asyn FIFO
，我没上过课，是自学的，就是google些相关的paper大概看一下，然后再看些HDL的例
子。在这些例子里面，dual port SRAM都是以很简单的形式出现，几句HDL就完成了这
个block，以至于我以为这样就OK了...
希望大家能指点下，在学习VLSI相关的技术时，怎样才能注意到这种在industry也许是
常识，但我这种闭门造车的人却忽视的细节呢？有些什么比较好的资源，或者学习方法
上要注意的呢？
非常感谢！

h**0
发帖数: 37

“最难设计的就是那个dual port SRAM”
估计是讲SRAM本身器件难做吧，写rtl的人基本只要
写个dual port SRAM的wapper就可以了

(共1页)

进入EE版参与讨论

相关主题
● Intel详谈45nm：原生四核再等下一代	● 问个interview问题
● 请教： Artisan SRAM generator 的综合问题	● ic design or signal processing?
● register file write-through	● 有没有人觉得做VLSI的EDA就像是给别人打下手的感觉
● SRAM static noise margin	● VLSI的想转行做Computer Architecture
● 最后再求一次ASIC/VLSI数字电路的内推！小弟必知恩图报！	● 问下computer architecture这个方向
● 请教两个synchronizer的问题	● 请教关于verilog综合的问题
● 求问：怎么高速读出 sram 里的数据？	● 变频发电机和恒频发电机的优缺点
● 6T SRAM和10T SRAM的区别	● 电路设计不出啊，老板又去度假了，擦了！

相关话题的讨论汇总
话题: sram话题: fifo话题: dual话题: port

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天