b*********y
发帖数: 830 | 1 it seems to me br means finger number,
gr means group number,
but, what does group number mean and how it affects its capacitance
I saw the tsmc0.18 model u have to specify br and nr to use the moscap.
Thanks! |
|
i******n
发帖数: 15 | 2 i've heard of NMOS in nwell, actually, it is used as moscap |
|
j***u
发帖数: 26 | 3 So glad to hear this. Then the DC offset should be caused by the MOSCAP,
which unbalance the differential pair in the layout. By the way, i am using
0.25um process
the |
|
ET
发帖数: 10701 | 4 1. 理论和simulation上Cc/Rz怎么放都没问题。
如果考虑Cc/Rz具体如何实现的话，可能会有些实际的concern.
Rz一般会用working in the linear region的mos transistor
Cz depends, moscap会是一个选择；polycap也可能是一个选择；无论是那种，都是个f
loating cap, 恐怕你要计算bottom plate的影响。
换言之，如果model够好的话，你也无须多考虑；另外就是layout。
2. Rz = 1/gm2恐怕远远不够。当Rz=1/gm2时，right half plane zero frequency = 0
,因为1的缘故，你不可能得到一个理想的Rz(1/gm2),一个Cz,所以有bias的变化，proc
ess/temp. varariation， 你拿到的可能还是个right half plane zero.
常见的做法有. wz=1/(gm2^-1-Rz)Cz = -Wp2 (1st non-dominat pole) 去cancel 1st
non-dominat pole的影响 |
|
b*********y
发帖数: 830 | 5 DC 扫描, dccap on,
cap(varactor_node)测出来是0
tsmc 90nm process, moscap_rf_nw.
这个也没法用lx18
谁知道怎么测 cv, 万分感谢. |
|
H********o
发帖数: 346 | 6 把MN4作为MOSCAP，接到VCC跟MN3的Gate之间行不行？
这个电路的Q2应该是一个弱管吧？ |
|
H********o
发帖数: 346 | 7 把MN4作为MOSCAP，接到VCC跟MN3的Gate之间行不行？
这个电路的Q2应该是一个弱管吧？ |
|
