|
|---|
|
|
|
|
|
|
f***y
发帖数: 4447 | 1 中国微电子所在FinFET工艺上的突破有何意义？
雷锋网(公众号：雷锋网)按：SOI技术作为一种全介质隔离技术，可以用来替代硅衬底
。为何FinFET会成为主流，即便是掌握了22nm FD-SOI工艺的格罗方德还是购买了三星
的14nm FinFET技术授权呢？本文将会解析：新型FinFET逻辑器件工艺突破到底有什么
影响？
最近，中国微电子所集成电路先导工艺研发中心在下一代新型FinFET逻辑器件工艺研究
上取得重要进展。微电子所殷华湘研究员的课题组，利用低温低阻NiPt硅化物在新型
FOI FinFET上实现了全金属化源漏（MSD），能显著降低源漏寄生电阻，从而将N/PMOS
器件性能提高大约30倍，使得驱动性能达到了国际先进水平。
基于本研究成果的论文被2016年IEEE国际电子器件大会（IEDM）接收，并在IEDM的关键
分会场之一——硅基先导CMOS 工艺和制造技术（PMT）上，由张青竹做了学术报告。
那么，这个新型FinFET逻辑器件工艺是干啥用的呢?通俗的说就是下一用来制造CPU等逻
辑器件的工艺，举例来说，现在14/16nm芯片大多采用FinFET工艺，而这个新型FinFET
则是国内对下一代工艺的有益探索。
| FinFET和SOI
在介绍微电子所开发出的新工艺之前，先介绍下FinFET和FD-SOI工艺。
FinFET 中的 Fin是指鳍式，FET是指场效应晶体管，合起来就是鳍式场效应晶体管。在
FinFET问世前，一直在使用MOSFET，但由于当栅长小于20nm的情况下，源极和漏极过于
接近且氧化物也愈薄，这很有可能会漏电现象。
因此，美国加州大学伯克莱分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教
授发明了FinFET，把原本 2D 构造的 MOSFET 改为 3D 的 FinFET，由于构造很像鱼鳍
，也就得名“鳍式”。
2015年，胡正明教授凭借在FinFET上的贡献荣获美国年度国家技术和创新奖。根据胡正
明教授本人的介绍，FinFET实现了两个突破：一是把晶体做薄并解决了漏电问题，二是
向上发展，晶片内构从水平变成垂直，也就是把2D的MOSFET 变为 3D 的 FinFET。
而这种做法有怎样的效果呢？
台积电就曾表示：16nm FinFET工艺能够显著改进芯片性能、功耗，并降低漏电率，栅
极密度是台积电28nm HPM工艺的两倍，同等功耗下速度可以加快超过40％，同频率下功
耗则可以降低超过60％。
值得一提的是，被三星挖走的前台积电员工梁孟松的博士论文指导教授就是胡正明，想
必这也是三星能够在14nm FinFET上实现大跃进的原因之一吧。
相对于在晶体管上做文章的FinFET，SOI工艺则着眼于晶片底衬。
SOI （Silicon-On-Insulator绝缘体上硅）是指绝缘层上的硅，是一种用于集成电路集
成电路的供应商制造的新型原材料。SOI技术作为一种全介质隔离技术，可以用来替代
硅衬底。FD-SOI就是在衬底上做文章，在晶体管相同的情况下，采用FD-SOI技术可以实
现在相同功耗下性能提高30%左右，或者在相同性能下，功耗降低30%左右。
根据格罗方德公布的数据：
22nm FD-SOI工艺功耗比28nmHKMG降低了70%；
芯片面积比28nmBulk缩小了20%；
光刻层比FinFET工艺减少接近50%；
芯片成本比16/14nm低了20%。
如果格罗方德发布的数据属实，那么，22nm FD-SOI拥有堪比14/16nm FinFET的性能和
功耗，但芯片的成本却与28nm相当。而且格罗方德还表示：若是将制程提升到14nm，相
对于28nm SOI的会有35%的性能提升，功耗也会降到原来的一半。
另外，SOI还具有了较高的跨导、降低的寄生电容、减弱的短沟效应、较为陡直的亚阈
斜率，与体硅电路相比，SOI电路的抗辐照强度提高了100倍。在高温环境下，SOI器件
性能明显优于体硅器件。
那么，为何FinFET会成为主流，即便是掌握了22nm FD-SOI工艺的格罗方德还是购买了
三星的14nm FinFET技术授权呢？
原因就在于采用SOI工艺成本较高，而且现阶段Intel和台积电在硅衬底上能够做出满足
要求的芯片，所以依旧使用硅衬底，台积电市场份额巨大，而Intel有最好的技术，两
家选择了FinFET，自然而然整个产业链就跟着走，SOI工艺也就只能在射频和传感器市
场找存在感了。
| 摩尔定律放缓是微电子所自主工艺的机会
由于技术和商业上的原因，摩尔定律也失去了效力，而且受制于光刻技术、硅材料的极
限等因素，若要再进一步提升芯片性能，将FinFET和SOI相结合的道路不失为解决之道
——采用FinFET+SOI衬底来提升芯片性能，毕竟FinFET（晶体管）+FD-SOI（底衬）显
然是优于FinFET（晶体管）+硅衬底的。
而且由于商业上的原因，在制程大于28nm的情况下，随着芯片制程的提升，成本会逐渐
降低，但是在芯片制程达到28nm以后，单个晶体管的成本却不降反升。这使得X nm
FinFET（晶体管）+FD-SOI（底衬）的做法不仅在性能上不会逊色于Y nm FinFET（晶体
管）+硅衬底（X>Y），与在商业上也很可能是有一定优势的。而这也是兼容主流体硅
FinFET工艺，通过体硅衬底形成介质隔离的类SOI器件（FOI FinFET）已经成为重要的
研究方向的原因。
而微电子所的新工艺就类似于FinFET（晶体管）+FD-SOI（底衬）的思路，根据微电子
所官方介绍可以整理，新型FinFET器件工艺有以下特点：
一是针对FOI FinFET的固有缺陷，采用基于低温低阻NiPt硅化物的全金属化源漏在介质
隔离上可以有效消除常规体fin上的漏电影响，并大幅降低源漏寄生电阻。使实际物理
栅长为20nm的FOI FinFET的源漏接触电阻和方块电阻分别减小10倍和1.1倍，从而将N/P
型FOI FinFET器件性能提高大约30倍，并且维持新结构的优异短沟道抑制特性。
二是由NiPt全金属源漏与Si界面的晶格失配在沟道中产生了附加张应力，有效地增强了
电子迁移率，为N型 FOI FinFET的沟道迁移率增强技术提供新的集成方案。
三是通过肖特基源漏（SBSD）技术使源漏寄生电阻进一步降低，有效地提升了P型 FOI
FinFET器件驱动性能（大于50%）。研究结果表明，全金属化源漏FOI FinFET相比类似
工艺的常规FinFET漏电降低1个数量级，驱动电流增大2倍，驱动性能在低电源电压下达
到国际先进水平。由于替代了传统的源漏SiGe外延技术，与极小pitch的大规模FinFET
器件的兼容性更好，有助于降低制造成本，提高良品率，具有很高的技术价值。
也正是因此，微电子所的新型FinFET器件工艺能够得到IBM、意法半导体等国际知名主
流集成电路公司的青睐。
最后要说的是，能否被商业化，技术指标是一方面，产业联盟也非常重要。如果国内研
究所、企业能够和IBM、意法半导体、格罗方德等公司组成产业联盟，共同推广这项工
艺，也许能有所斩获。 |
|
|
|
|
|
|
