D flip flop - EE版 - 未名存档

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - D flip flop

相关主题
● sawtooth waveform
● 想问下3G BS对多个mobile user用同一个buffer还是每个mobile us
● 请问电路中buffer的作用
● 问一个简单的电路问题。
● POR 电路设计求助!
● What happens if we delay the enabling of Clock signal?
● 这个方向怎么样
● 请教两个synchronizer的问题
● Design Compiler .sdf文件问题
● Quartus II的Timing Analyzer求教

相关话题的讨论汇总
话题: ld话题: flip话题: flop

进入EE版参与讨论

(共1页)

h*****4
发帖数: 4219

新学数字电路，想把一块没有LD输入的D触发器改装成带有LD的触发器手里有三个高
低电平开关 CLK肯定还是要接CLK 现在就是D输入和LD输入应该怎么接
我试过用tri state buffer 和inverter 来控制让哪个信号流入D 不过老师说不用tri
state buffer
版上各位高手有没有什么建议？

(共1页)

进入EE版参与讨论

相关主题
● Quartus II的Timing Analyzer求教
● Xilinx FPGA Timing Analysis老是过不了，怎么办呢？
● 请问问版上的前辈们这两个career path哪个更好一些
● 写个IC Design的面经吧
● 外行问个问题，多谢
● 面试问题
● 问个基础的数字电路问题
● 请问各位大侠：涉及到SRAM的数字电路设计需要注意什么？
● 给学EE的苦逼点希望。。。。
● 六、硬件工程师面试之六数字电路篇

相关话题的讨论汇总
话题: ld话题: flip话题: flop

boards