请教xilinx 问题: 怎样 integrate ISE and EDK project - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - 请教xilinx 问题: 怎样 integrate ISE and EDK project

相关主题
● 请教Verilog 实现SPI的问题
● 问个VERILOG的问题
● 谁有介绍"加减乘除"硬件实现原理的资料?
● 几个EE职位（1）
● Xillinx ISE 后仿真问题
● Vertex 5 的block RAM有谁用过吗？
● Xilinx ISE XST综合问题求教
● 有谁用过Precision或者Synplify来综合FPGA的？
● 急问！！！有懂FPGA的高手吗？
● Xilinx summer intership

相关话题的讨论汇总
话题: edk话题: ise话题: project话题: xilinx话题: pc

进入EE版参与讨论

(共1页)

b*******2
发帖数: 2121

请问大牛：
基本情况是，我用ISE 写了一个小的verilog code，很简单的从A/D 读取数据的小
project 。同时，我用EDK 做了一个 embedded system，可以和 PC communicate，进行数据传输。
我想做的是，把我的 ISE project and verilog code impelement 到 EDK 中。这样只需要通过 run EDK embedded system ，希望可以做成一个读取数据，然后传输数据到 PC 的简单系统。
我的想法就是把 ISE 中的整个 project 做成 custom IP core ，然后加入到 EDK 中，不知道这样可行不？应该怎样实现？或者有其他的方法吗？
多谢大牛指点！

k*******k
发帖数: 7

是可行的，把验证成功的verilog模块以IP core 的形式连到CPU上，就可以实现
PC 和模块的通讯，有wizard你可以用，具体的步骤网上有tutorial,Good luck~

(共1页)

进入EE版参与讨论

相关主题
● Xilinx summer intership
● 求助：verilog的modulus operator
● 请教大家一个VHDL和VERILOG的问题
● fpga, 请高手赐教
● VLSI&FPGA
● 新手请教几个FPGA的问题
● 新手, 问FPGA real time control的问题和可行性
● 南加招聘FPGA/ASIC Design Engineer，站内信箱联系
● digital设计里面是怎么把verilog design转换成chip layout的？
● 关于一个DC tcl的问题

相关话题的讨论汇总
话题: edk话题: ise话题: project话题: xilinx话题: pc

boards