ET
发帖数: 10701 | 1 是在是想不明白。
current mode ，能理解， monitor的output current, feedback回oscillator, 来调节
frequency。
那么peak current control呢？这个peak current是怎么detected， 又是如何用它来控
制的呢？ |
g******u
发帖数: 3060 | 2 output monitor而反馈回来的永远是电压。
也都先和固定电压比较。区别是随后如果是电压控制模式时和一个oscillator比较来控制duty cycle和频率。
而在电流模式下和sensed primary current比较来控制那两者。
当然不同芯片有很多变种，不过意思差不多。peak current control更多的是消除
transient的影响（比如输入突然变很小，这样在电压模式时可能器件在反馈回来前压
力很大） |
c*******r
发帖数: 275 | 3 read this，
http://ecee.colorado.edu/~ecen5807/course_material/Ch12slides.pdf
it may help
调节
来控
【在 ET 的大作中提到】
: 是在是想不明白。
: current mode ，能理解， monitor的output current, feedback回oscillator, 来调节
: frequency。
: 那么peak current control呢？这个peak current是怎么detected， 又是如何用它来控
: 制的呢？
|
ET
发帖数: 10701 | 4 还是不明白。
我知道反馈回来用来比较的是电压，即使sense的是inductor上的current, 通过一个i-
v转换，将v做为error amplifier的输入，与verr比较，verr是vout和vref在voltage m
ode下产生的。
verr & current*R， 再和saw tooth waveform, 输入comparator, 从而控制switching
transistor? 这弄出的是啥？
还是verr & current*R， 先比，弄出个vcontrol, 不过这个是啥意义呢？如果不是个c
omparator, 剩下的vcontrol就和voltage mode一样，用sawtooth waveform去modulate
d pulse width.
current mode有几种方式，似乎。 peak current是一种.
控制duty cycle和频率。
【在 g******u 的大作中提到】
: output monitor而反馈回来的永远是电压。
: 也都先和固定电压比较。区别是随后如果是电压控制模式时和一个oscillator比较来控制duty cycle和频率。
: 而在电流模式下和sensed primary current比较来控制那两者。
: 当然不同芯片有很多变种，不过意思差不多。peak current control更多的是消除
: transient的影响（比如输入突然变很小，这样在电压模式时可能器件在反馈回来前压
: 力很大）
|
ET
发帖数: 10701 | 5 恩。。还是这个讲得清楚。看了很多application notes, 发现那些app. engineer也都
是在扯淡。
【在 c*******r 的大作中提到】
: read this，
: http://ecee.colorado.edu/~ecen5807/course_material/Ch12slides.pdf
: it may help
:
: 调节
: 来控
|
l***g
发帖数: 1035 | 6 pwm is bang-bang control any way. when pwm is on, currnt goes high, when it
reaches the threshold (peak current), pwm turns off and the system is in qua
si-steady state. ajust the threshold to change the eqilibrium point. hook up
the threshold to a feedback to achieve the control goal.
调节
来控
【在 ET 的大作中提到】
: 是在是想不明白。
: current mode ，能理解， monitor的output current, feedback回oscillator, 来调节
: frequency。
: 那么peak current control呢？这个peak current是怎么detected， 又是如何用它来控
: 制的呢？
|
ET
发帖数: 10701 | 7 理论上是这样(或不是这样），但只是定性的描述。如果这样解释，voltage mode和cur
rent mode就没区别了。
另外，以你这样的解释，是谁控制谁的问题了。首先，peak current是哪来的？ peak
current是根据需求的output, 折算出的duty cycle，还有设定的current ripple， in
ductor确定的。 根据这些来设定稳定态的duty cycle. 这个peak current都是事先设定
了.
比如给定vg, ig, 要求弄个vout, iout(rms) = vg*ig/vout,
再说我可以有50%的ripple. 那么peak current就是iout(rms)+/ 25% iout(rms).
可问题是，current mode 和voltage mode都在的时候，output voltage 经过error am
plifer后的输出， vcontrol, 设定的peak current.
剩下的部分我就不明白了。
it
qua
up
【在 l***g 的大作中提到】
: pwm is bang-bang control any way. when pwm is on, currnt goes high, when it
: reaches the threshold (peak current), pwm turns off and the system is in qua
: si-steady state. ajust the threshold to change the eqilibrium point. hook up
: the threshold to a feedback to achieve the control goal.
:
: 调节
: 来控
|
l***g
发帖数: 1035 | 8 current is the inner loop. you can decide what to be the outer loop. that's
where you hookup the feedback to the threshold.
in that sense, vmode and imode are the same. you can compute the duty cycle
but you build the circuit by closing the outer loop and to adjust the refenc
e, not to fix a duty cycle.
cur
peak
in
设定
am
【在 ET 的大作中提到】
: 理论上是这样(或不是这样），但只是定性的描述。如果这样解释，voltage mode和cur
: rent mode就没区别了。
: 另外，以你这样的解释，是谁控制谁的问题了。首先，peak current是哪来的？ peak
: current是根据需求的output, 折算出的duty cycle，还有设定的current ripple， in
: ductor确定的。 根据这些来设定稳定态的duty cycle. 这个peak current都是事先设定
: 了.
: 比如给定vg, ig, 要求弄个vout, iout(rms) = vg*ig/vout,
: 再说我可以有50%的ripple. 那么peak current就是iout(rms)+/ 25% iout(rms).
: 可问题是，current mode 和voltage mode都在的时候，output voltage 经过error am
: plifer后的输出， vcontrol, 设定的peak current.
|
T******n
发帖数: 3180 | 9 所有的所谓内环外环的解释都是凑出来的解释，无非是他们大体上合用
s
cycle
refenc
【在 l***g 的大作中提到】
: current is the inner loop. you can decide what to be the outer loop. that's
: where you hookup the feedback to the threshold.
: in that sense, vmode and imode are the same. you can compute the duty cycle
: but you build the circuit by closing the outer loop and to adjust the refenc
: e, not to fix a duty cycle.
:
: cur
: peak
: in
: 设定
|
T******n
发帖数: 3180 | 10 你大概还不太明白control的基本概念
cur
peak
in
设定
am
【在 ET 的大作中提到】
: 理论上是这样(或不是这样），但只是定性的描述。如果这样解释，voltage mode和cur
: rent mode就没区别了。
: 另外，以你这样的解释，是谁控制谁的问题了。首先，peak current是哪来的？ peak
: current是根据需求的output, 折算出的duty cycle，还有设定的current ripple， in
: ductor确定的。 根据这些来设定稳定态的duty cycle. 这个peak current都是事先设定
: 了.
: 比如给定vg, ig, 要求弄个vout, iout(rms) = vg*ig/vout,
: 再说我可以有50%的ripple. 那么peak current就是iout(rms)+/ 25% iout(rms).
: 可问题是，current mode 和voltage mode都在的时候，output voltage 经过error am
: plifer后的输出， vcontrol, 设定的peak current.
|
|
|
ET
发帖数: 10701 | 11 that 's fine you define this.
the question is.. can you answer my question?
我不需要定性的描述，我可以用我没有control theory的sense明白what's going on,
我需要定量的(euqation wise)来计算我要设计的circuit block..
【在 T******n 的大作中提到】
: 你大概还不太明白control的基本概念
:
: cur
: peak
: in
: 设定
: am
|
ET
发帖数: 10701 | 12 老大来看这个图帮我解释解释吧。
这是教科书里的，我也见过许多application notes用这个。
2个control loops都在那了（好，我不懂control, 我懂一点feedback).
右边的图是个peak current control的示意图。is(t) 到达ic(t)的时候， q1 off.
这个coomparator能做到。 你能解释下，ic(t)是怎么define的吗？我不是问它怎么来
的。我看得到出是从compensator里出来的，但ic(t)是如何就能在稳定态的时候，是is
(t)的peak 值。。这里的数学公式有吗？
ic(t) = (v(t)-vref)*Gm (Gm is the error amp.'s transconductance).
另外，能解释下，如果是这个current mode control, 原本用于voltage mode的
sawtooth waveform就不需要了？
【在 T******n 的大作中提到】
: 你大概还不太明白control的基本概念
:
: cur
: peak
: in
: 设定
: am
|
g******u
发帖数: 3060 | 13 我来讲一下自己的理解吧。
楼上有位说PWM是一种bang-bang control，其实是很有道理的。
恒压converter是一种最简单的负反馈。可是如果说负载很大，电压一直想降下来，这
样可能开关要一直闭合来传递功率。可是这样一来对电感等的压力很大，所以才发明了
高频的PWM。
其实电压控制还是电流控制，本质都是有误差时闭合开关，到一定程度打开开关，但是
很高频，所以器件才能做小。
这个打开的时间就是人为定义了，可以搞一个sawtooth, 野蛮规定频率，只有duty
cycle可调。也可以搞peak current。好处坏处自己可以查到。
教科书是一方面，其实到了厂家芯片角度，有更多变种。无非不是控制闭合，就是控制
打开的区间。
比如可以看ST家的L6562，他们很喜欢用这个PFC芯片来做flyback. 再看看power
integrations家的。 这些原理截然不同，但是殊途同归。
is
【在 ET 的大作中提到】
: 老大来看这个图帮我解释解释吧。
: 这是教科书里的，我也见过许多application notes用这个。
: 2个control loops都在那了（好，我不懂control, 我懂一点feedback).
: 右边的图是个peak current control的示意图。is(t) 到达ic(t)的时候， q1 off.
: 这个coomparator能做到。 你能解释下，ic(t)是怎么define的吗？我不是问它怎么来
: 的。我看得到出是从compensator里出来的，但ic(t)是如何就能在稳定态的时候，是is
: (t)的peak 值。。这里的数学公式有吗？
: ic(t) = (v(t)-vref)*Gm (Gm is the error amp.'s transconductance).
: 另外，能解释下，如果是这个current mode control, 原本用于voltage mode的
: sawtooth waveform就不需要了？
|
ET
发帖数: 10701 | 14 老大你真是给我科普控制理论呢。
是没错。pwm, pfm, bangbang 还有constant-on(？）最终都是调节switch的on & off.
何时调节的原理是设一个threshold。
但他们还是有本质的区别。
你说pwm吧，是frequency fixed, duty cycle可变，duty cycle直接关系到power tran
sistor的on/off时间。所以是用output voltage来控制duty cycle.
你说pfm吧，是frequency 可变，duty cycle不变。这个要通过monitor load current来
控制oscillator (似乎是这样的）。
还有bangbang, 严格的bang-bang要有hesterious特性，这里就是output voltage和ref
erence比较？
constant -on我不太知道。
另外是，voltage mode可以直接是voltage mode, 但current mode不能直是current mo
de, current mode要和voltage mode结合起来。因
【在 g******u 的大作中提到】
: 我来讲一下自己的理解吧。
: 楼上有位说PWM是一种bang-bang control，其实是很有道理的。
: 恒压converter是一种最简单的负反馈。可是如果说负载很大，电压一直想降下来，这
: 样可能开关要一直闭合来传递功率。可是这样一来对电感等的压力很大，所以才发明了
: 高频的PWM。
: 其实电压控制还是电流控制，本质都是有误差时闭合开关，到一定程度打开开关，但是
: 很高频，所以器件才能做小。
: 这个打开的时间就是人为定义了，可以搞一个sawtooth, 野蛮规定频率，只有duty
: cycle可调。也可以搞peak current。好处坏处自己可以查到。
: 教科书是一方面，其实到了厂家芯片角度，有更多变种。无非不是控制闭合，就是控制
|
ET
发帖数: 10701 | 15 还有，is(t)能不能直接引入comparator的输入？
虽然示意图上是这么用的。
off.
tran
current来
ref
【在 ET 的大作中提到】
: 老大你真是给我科普控制理论呢。
: 是没错。pwm, pfm, bangbang 还有constant-on(？）最终都是调节switch的on & off.
: 何时调节的原理是设一个threshold。
: 但他们还是有本质的区别。
: 你说pwm吧，是frequency fixed, duty cycle可变，duty cycle直接关系到power tran
: sistor的on/off时间。所以是用output voltage来控制duty cycle.
: 你说pfm吧，是frequency 可变，duty cycle不变。这个要通过monitor load current来
: 控制oscillator (似乎是这样的）。
: 还有bangbang, 严格的bang-bang要有hesterious特性，这里就是output voltage和ref
: erence比较？
|
g******u
发帖数: 3060 | 16 我关心的问题是
(1）ic(t), ic(t)怎么就能变成peak current的值 - 还就是control的nature
try to find out later.
(2) comparator - 一般的comparator,
v(+) - (v-)> 0 , 输出1
v(+) - (v-)< 0 ， 输出0
这里看来要求的是ic(t) - is(t) = 0, comparator输出change status.
It senses input current, if zero, means switch open, able to turn on
switch if necessary. Then if Vref>Vout, comparator provides grounded output,
when the SR latch sees a pulse from clock, it turns on the switch as the
load drops.
Quite simple.
(3) SR -latch这块。 s接pulse, r接 |
g******u
发帖数: 3060 | 17 Yes you can.
Some transition mode chips prefer to have a is(t) to realize a zero current
turn on.
However it's not necessary.
【在 ET 的大作中提到】
: 还有，is(t)能不能直接引入comparator的输入？
: 虽然示意图上是这么用的。
:
: off.
: tran
: current来
: ref
|
ET
发帖数: 10701 | 18 最有一个问题，pulse的意义应该不只是define frequency的吧？
这个pulse有啥讲究呢？
output,
【在 g******u 的大作中提到】
: 我关心的问题是
: (1）ic(t), ic(t)怎么就能变成peak current的值 - 还就是control的nature
: try to find out later.
: (2) comparator - 一般的comparator,
: v(+) - (v-)> 0 , 输出1
: v(+) - (v-)< 0 ， 输出0
: 这里看来要求的是ic(t) - is(t) = 0, comparator输出change status.
: It senses input current, if zero, means switch open, able to turn on
: switch if necessary. Then if Vref>Vout, comparator provides grounded output,
: when the SR latch sees a pulse from clock, it turns on the switch as the
|
T******n
发帖数: 3180 | 19 呵呵
我只说，你们要是面试碰上leong
情况会很惨
评价仅限于这个方向
【在 ET 的大作中提到】
: 最有一个问题，pulse的意义应该不只是define frequency的吧？
: 这个pulse有啥讲究呢？
:
: output,
|
ET
发帖数: 10701 | 20 遇见你呢？
这又不是猜谜语版，您有知识要分享，我洗耳恭听。
理论这东西，上升到一高度，就是你们这种的无招胜有招。
我不行，我这还需要一步步来。
【在 T******n 的大作中提到】
: 呵呵
: 我只说，你们要是面试碰上leong
: 情况会很惨
: 评价仅限于这个方向
|
|
|
E*****a
发帖数: 757 | 21 我倒是觉得您老人家涉足的方向太多，从讨论问题看，您老人家聪明程度是超乎寻常。
但是你不如concentrate到一个领域，搞明白。通常工作中都用不到那么多方面的知识，
但是需要一个方面很强
【在 ET 的大作中提到】
: 遇见你呢？
: 这又不是猜谜语版，您有知识要分享，我洗耳恭听。
: 理论这东西，上升到一高度，就是你们这种的无招胜有招。
: 我不行，我这还需要一步步来。
|
ET
发帖数: 10701 | 22 我啥也不懂。
好奇而已。
识，
【在 E*****a 的大作中提到】
: 我倒是觉得您老人家涉足的方向太多，从讨论问题看，您老人家聪明程度是超乎寻常。
: 但是你不如concentrate到一个领域，搞明白。通常工作中都用不到那么多方面的知识，
: 但是需要一个方面很强
|
S****e
发帖数: 1063 | 23 The voltage error amplifier outputs a current command, which is compared
against a monitored current. when the monitored current exceeds the command,
switching state changes.
take a buck converter for example, upper switch is turned on at fixed time
intervals (e.g by setting a latch). After it turns on, inductor current will
raise until it exceeds the current command (given by the voltage error
amplifier), and then the upper switch will turn off (e.g by resetting a
latch). The latch will be set |
ET
发帖数: 10701 | 24 这个讲得挺明白。至少我几个关键疑惑点都有了答案。
command,
will
the
controls
【在 S****e 的大作中提到】
: The voltage error amplifier outputs a current command, which is compared
: against a monitored current. when the monitored current exceeds the command,
: switching state changes.
: take a buck converter for example, upper switch is turned on at fixed time
: intervals (e.g by setting a latch). After it turns on, inductor current will
: raise until it exceeds the current command (given by the voltage error
: amplifier), and then the upper switch will turn off (e.g by resetting a
: latch). The latch will be set
|
l***g
发帖数: 1035 | 25 you can be a good lecturer.. sure not want to do a phd?
two more points:
compensator is just a gain, with arbitary unit. so you can convert anything
to anything. in this case, it converts voltage error to a current command.
outer loop shall be a lot slower (lower bandwidth) comparing to inner loop.
command,
will
the
controls
【在 S****e 的大作中提到】
: The voltage error amplifier outputs a current command, which is compared
: against a monitored current. when the monitored current exceeds the command,
: switching state changes.
: take a buck converter for example, upper switch is turned on at fixed time
: intervals (e.g by setting a latch). After it turns on, inductor current will
: raise until it exceeds the current command (given by the voltage error
: amplifier), and then the upper switch will turn off (e.g by resetting a
: latch). The latch will be set
|
S****e
发帖数: 1063 | 26
I am probably too old and too poor to consider going back to school, hehe.
Peak current control isn't hard to understand, it's one of my favorite
control scheme due to it's simplicity, stability and excellent line
regulation. IMO it's one of the most important control scheme in power
converters, power electronic engineers should really understand how it works
.
【在 l***g 的大作中提到】
: you can be a good lecturer.. sure not want to do a phd?
: two more points:
: compensator is just a gain, with arbitary unit. so you can convert anything
: to anything. in this case, it converts voltage error to a current command.
: outer loop shall be a lot slower (lower bandwidth) comparing to inner loop.
:
: command,
: will
: the
: controls
|
l***g
发帖数: 1035 | 27 agree.
have you done phase shift control dcdc converter across an isolation xformer
? I recently have some puzzle on avoiding saturation of the xfmr. I was thin
king about using analog peak current control but the overal system is digita
lly controlled. Have you done flyback or push-pull? how do you consider the
saturation of the xfmr?
works
【在 S****e 的大作中提到】
:
: I am probably too old and too poor to consider going back to school, hehe.
: Peak current control isn't hard to understand, it's one of my favorite
: control scheme due to it's simplicity, stability and excellent line
: regulation. IMO it's one of the most important control scheme in power
: converters, power electronic engineers should really understand how it works
: .
|
ET
发帖数: 10701 | 28 compensator是个OTA我明白，但从我贴的示意图上来看，它输出一个ic(t), 这个ic(t)
怎么就成了inductor上的peak current呢？这里面一定有个定量关系吧。
对buck来说，inductor上的current，在充电过程中，有slope = (v0-vg)/L, 在放电过
程中，有slope = v0/L,
同时，output voltage上也有ripple, 用linearwise piece来近似的话，应该是vout=v
dc + vac, 这个vac应该控制着ic(t) - 经过compensated的OTA.
我这个推导中，漏了2个地方，一个是inductor charge cap.得到vac,
如果这个vac的式子有了，我乘以Gm，也就能得到ic(t)了。
anything
.
【在 l***g 的大作中提到】
: you can be a good lecturer.. sure not want to do a phd?
: two more points:
: compensator is just a gain, with arbitary unit. so you can convert anything
: to anything. in this case, it converts voltage error to a current command.
: outer loop shall be a lot slower (lower bandwidth) comparing to inner loop.
:
: command,
: will
: the
: controls
|
ET
发帖数: 10701 | 29 这个是基于CCM的前提下吧？
如果是DCM呢？有区别吗？
还有就是current mode在duty cycle在》0.5的时候，inductor current会出现offset,
ic(t)不能成为其控制的threhold, 因而需要ic(t)的compensation, 来制造一个slope,
这个有啥简单的解释吗？
command,
will
the
controls
【在 S****e 的大作中提到】
: The voltage error amplifier outputs a current command, which is compared
: against a monitored current. when the monitored current exceeds the command,
: switching state changes.
: take a buck converter for example, upper switch is turned on at fixed time
: intervals (e.g by setting a latch). After it turns on, inductor current will
: raise until it exceeds the current command (given by the voltage error
: amplifier), and then the upper switch will turn off (e.g by resetting a
: latch). The latch will be set
|
S****e
发帖数: 1063 | 30 It seems like my explaination didn't work well enough, so I will try alittle
harder.
The compensator is NOT a transconductance amplifier. It's normally some form
of intergrator to drive the error to zero. All the control signals shown on
the schematic you provided are voltages. The analog comparator compares
voltages, not current.
The sensed current is converted to a voltage by a sense resistor Rf. The
output of the compensator defines the peak current by turning off the switch
@ Is(t)*Rf = Ic(t |
|
|
ET
发帖数: 10701 | 31
alittle
form
on
switch
膙oltage ->current 这我明白，i->v转化下也行。
compensator不是ota这块我不明白。那能叫做compensator的ota吗？
你说这compensator的目的是driver the error为zero - error = vout - vref吧？
为zero 意味着ic(t) = 0? - 那这岂非就不是peak current mode control了？
本来我还觉得我明白点啥了，这下更不明白了。
还有d>0.5时，我知道会有current offset, 你也提到了，但是是啥cause这个offset呢
？ 因为imperfection of switches, inductor esr , etc.
【在 S****e 的大作中提到】
: It seems like my explaination didn't work well enough, so I will try alittle
: harder.
: The compensator is NOT a transconductance amplifier. It's normally some form
: of intergrator to drive the error to zero. All the control signals shown on
: the schematic you provided are voltages. The analog comparator compares
: voltages, not current.
: The sensed current is converted to a voltage by a sense resistor Rf. The
: output of the compensator defines the peak current by turning off the switch
: @ Is(t)*Rf = Ic(t
|
S****e
发帖数: 1063 | 32 Transformers can saturate from different causes. For a flyback topology
it's easier to deal by setting a proper current limit. For a push-pull,
we also need to pay attention to volt-second products out of balance
between positive and negative cycles, which results in a dc current. If
this current is significant then it needs to be accounted for in the
magnetic design. we can also capacitively couple the transformer, such
as in a half-bridge design.
I will be glad to find out some suggestions if
【在 l***g 的大作中提到】
: agree.
: have you done phase shift control dcdc converter across an isolation xformer
: ? I recently have some puzzle on avoiding saturation of the xfmr. I was thin
: king about using analog peak current control but the overal system is digita
: lly controlled. Have you done flyback or push-pull? how do you consider the
: saturation of the xfmr?
:
: works
|
S****e
发帖数: 1063 | 33
offset呢
I don't know why you keep refering to OTA, and I run out of words to explain
it. however, you can refer to this app note for how a voltage error
amplifer (compensator) works. Vout-Vref=0 does not mean the output Ic(t)=0.
http://www.intersil.com/data/tb/tb417.pdf
If you take a look at the pdf i linked previously, it explains your question
regarding D>0.5 alot better than I can do in a post.
【在 ET 的大作中提到】
:
: alittle
: form
: on
: switch
: 膙oltage ->current 这我明白，i->v转化下也行。
: compensator不是ota这块我不明白。那能叫做compensator的ota吗？
: 你说这compensator的目的是driver the error为zero - error = vout - vref吧？
: 为zero 意味着ic(t) = 0? - 那这岂非就不是peak current mode control了？
: 本来我还觉得我明白点啥了，这下更不明白了。
|
ET
发帖数: 10701 | 34 大牛勿怪，只因我太无知。
我问问题并不是我真正在需要一个答案，一部分我是在refine我的的知识，另外一部分
我是看看别人在这么思考这个问题。
像我问的这2个问题，ic(t) 前面有人提到的slides就有数学讨论。那结果是给出一个式
子。 - i should have read it through and found it out.
第2个compensator的application notes, 我之前读过，也用它算过。但那不解决我这个
current mode的问题，因为这是voltage mode compensation. (其实我也不知道这个co
mpensator这么重要。是，没它可能不稳定，current mode的buck还有就是不需要compe
nsator的。
voltage mode多用pid compensation, current mode可能用pi就够了。
不过这些都不是point, you know those much better than me.
still what i eally care is.. how to design the
【在 S****e 的大作中提到】
:
: offset呢
: I don't know why you keep refering to OTA, and I run out of words to explain
: it. however, you can refer to this app note for how a voltage error
: amplifer (compensator) works. Vout-Vref=0 does not mean the output Ic(t)=0.
: http://www.intersil.com/data/tb/tb417.pdf
: If you take a look at the pdf i linked previously, it explains your question
: regarding D>0.5 alot better than I can do in a post.
|
T******n
发帖数: 3180 | 35 我觉得我上次给你的药方更好一些
在这个问题上
个式
这个
co
compe
【在 ET 的大作中提到】
: 大牛勿怪，只因我太无知。
: 我问问题并不是我真正在需要一个答案，一部分我是在refine我的的知识，另外一部分
: 我是看看别人在这么思考这个问题。
: 像我问的这2个问题，ic(t) 前面有人提到的slides就有数学讨论。那结果是给出一个式
: 子。 - i should have read it through and found it out.
: 第2个compensator的application notes, 我之前读过，也用它算过。但那不解决我这个
: current mode的问题，因为这是voltage mode compensation. (其实我也不知道这个co
: mpensator这么重要。是，没它可能不稳定，current mode的buck还有就是不需要compe
: nsator的。
: voltage mode多用pid compensation, current mode可能用pi就够了。
|
h*******l
发帖数: 252 | 36 有意思.
ET (Go on. Be a Tiger.),应当多谢这么些回复.
想把这些理论表达出来,可不是太容易.尤其是要回答问题. |
ET
发帖数: 10701 | 37 我是挺感谢的，尤其symage的答复。
但做pmic analog design的和做system/application design的还是不一样。
而有些理论，最后的结果可能就是个公式。我能看到公式就行了。
【在 h*******l 的大作中提到】
: 有意思.
: ET (Go on. Be a Tiger.),应当多谢这么些回复.
: 想把这些理论表达出来,可不是太容易.尤其是要回答问题.
|
h*******l
发帖数: 252 | 38 一边做项目,一边研究吧.
还没有做项目,就把理论搞透了,往往出的芯片是废品.
TI 就有这样的JOKE.
"有个OPAMP 书写的好,一辈子都没有成功的流片" |
p******h
发帖数: 577 | 39 peak current mode control 和average current mode control不同，后者有一个调节
电流的专门的调节器。所以，概念比较清楚。但是，peak current mode control并没
有这样一个调节器（或者认为是一个比例调节器，current sense gain)。peak
current 和电压调节环出来的控制量进行比较，所得到的误差，然后再通过一个固定频
率的 ramp产生pwm。
这样，当输出电压减小，电压环输出增加，要求电流的峰值跟着提高。因为电流环比较
快，所以电流响应就会很快，及时的把输出电压拉回来。
peak current 一般采样的是mosfet上的电流，否则这个peak值的意义就没有了。
调节
来控
【在 ET 的大作中提到】
: 是在是想不明白。
: current mode ，能理解， monitor的output current, feedback回oscillator, 来调节
: frequency。
: 那么peak current control呢？这个peak current是怎么detected， 又是如何用它来控
: 制的呢？
|
g****t
发帖数: 31659 | 40 还是这个分析最好.
这个peak current有两个环.
如果内环和外环响应速度差别不大,那么内外环就不能分开分析.
这种情况下,直观解释是没用的,因为两个负反馈有可能可以组合出来一个正反馈.
IMO,内外环可以近似没有耦合,才是最重要的东西.
没有这个条件,那就只能具体线性化,算零极点,才能看出来是负反馈.
peak current mode control 和average current mode control不同，后者有一个调节
电流的专门的调节器。所以，概念比较清楚。但是，peak current mode control并没
有这样一个调节器（或者认为是一个比例调节器，current sense gain)。peak
current 和电压调节环出来的控制量进行比较，所得到的误差，然后再通过一个固定频
率的 ramp产生pwm。
这样，当输出电压减小，电压环输出增加，要求电流的峰值跟着提高。因为电流环比较
快，所以电流响应就会很快，及时的把输出电压拉回来。
peak current 一般采样的是mosfet上的电流，否则这个peak值的意义就没有了。
调节
来控
【在 p******h 的大作中提到】
: peak current mode control 和average current mode control不同，后者有一个调节
: 电流的专门的调节器。所以，概念比较清楚。但是，peak current mode control并没
: 有这样一个调节器（或者认为是一个比例调节器，current sense gain)。peak
: current 和电压调节环出来的控制量进行比较，所得到的误差，然后再通过一个固定频
: 率的 ramp产生pwm。
: 这样，当输出电压减小，电压环输出增加，要求电流的峰值跟着提高。因为电流环比较
: 快，所以电流响应就会很快，及时的把输出电压拉回来。
: peak current 一般采样的是mosfet上的电流，否则这个peak值的意义就没有了。
:
: 调节
|
|
|
E*****a
发帖数: 757 | 41 为什么两个环速度会差别不大？:)
有耦合也没关系。环路方程可以完整的写出来分析。
【在 g****t 的大作中提到】
: 还是这个分析最好.
: 这个peak current有两个环.
: 如果内环和外环响应速度差别不大,那么内外环就不能分开分析.
: 这种情况下,直观解释是没用的,因为两个负反馈有可能可以组合出来一个正反馈.
: IMO,内外环可以近似没有耦合,才是最重要的东西.
: 没有这个条件,那就只能具体线性化,算零极点,才能看出来是负反馈.
:
: peak current mode control 和average current mode control不同，后者有一个调节
: 电流的专门的调节器。所以，概念比较清楚。但是，peak current mode control并没
: 有这样一个调节器（或者认为是一个比例调节器，current sense gain)。peak
|
g****t
发帖数: 31659 | 42 我的意思是说.
两个环速度差别很大,这个条件必须说清楚.
因为它是直观反馈分析的基础.
为什么两个环速度会差别不大？:)
有耦合也没关系。环路方程可以完整的写出来分析。
【在 E*****a 的大作中提到】
: 为什么两个环速度会差别不大？:)
: 有耦合也没关系。环路方程可以完整的写出来分析。
|
ET
发帖数: 10701 | 43 速度差别大是前提，是how this works.
从2 loops本身来说，也是必然一个快过另外一个，难道还可能有其它的情况？
慢的loop必然经过一个lc low pass filter, 再驱动一个error amplifier ...
【在 g****t 的大作中提到】
: 我的意思是说.
: 两个环速度差别很大,这个条件必须说清楚.
: 因为它是直观反馈分析的基础.
:
: 为什么两个环速度会差别不大？:)
: 有耦合也没关系。环路方程可以完整的写出来分析。
|
g****t
发帖数: 31659 | 44 内外环可能混在一起的吧.
例如因为负载不一定是纯电阻.
这应该类似于你贴的图上,那个相位补偿不正确的情况.
我想设计时候应该要大概下算稳定裕度什么的。
速度差别大是前提，是how this works.
从2 loops本身来说，也是必然一个快过另外一个，难道还可能有其它的情况？
慢的loop必然经过一个lc low pass filter, 再驱动一个error amplifier ...
负载本身的传递函数V(s)/I(s)
可能就是个high pass filter,这样出来的V就快了吧.
【在 ET 的大作中提到】
: 速度差别大是前提，是how this works.
: 从2 loops本身来说，也是必然一个快过另外一个，难道还可能有其它的情况？
: 慢的loop必然经过一个lc low pass filter, 再驱动一个error amplifier ...
|
ET
发帖数: 10701 | 45 混在一起要看current sense的办法，就是那个快的环。
current mode的好处就是快的环不夹杂LC filter带来的pole, 是个single pole roll-
off的loop gain characteristic (理论上）， 现实中也会有些stability的问题。但总
体来说，current mode的很稳定的。
【在 g****t 的大作中提到】
: 内外环可能混在一起的吧.
: 例如因为负载不一定是纯电阻.
: 这应该类似于你贴的图上,那个相位补偿不正确的情况.
: 我想设计时候应该要大概下算稳定裕度什么的。
:
: 速度差别大是前提，是how this works.
: 从2 loops本身来说，也是必然一个快过另外一个，难道还可能有其它的情况？
: 慢的loop必然经过一个lc low pass filter, 再驱动一个error amplifier ...
: 负载本身的传递函数V(s)/I(s)
: 可能就是个high pass filter,这样出来的V就快了吧.
|
c******r
发帖数: 723 | 46 error=0 does not mean ic_ref=0.
This is easy to understand.
When the controller is proportional, ic_ref=Kp*(V_ref - Vo)=0; However, when
the controller has integrator, int(error)=/=0 when error=0.
offset呢
【在 ET 的大作中提到】
: 混在一起要看current sense的办法，就是那个快的环。
: current mode的好处就是快的环不夹杂LC filter带来的pole, 是个single pole roll-
: off的loop gain characteristic (理论上）， 现实中也会有些stability的问题。但总
: 体来说，current mode的很稳定的。
|
