ET
发帖数: 10701 | 1 如何选择buck converter里的low side and high side power FET?
集成ic工艺里这还有得选？ |
E*****a
发帖数: 757 | 2 哈哈哈哈
您老人家真的是要入行了。这可是经典的面试题。
对于大电流而言，high side要求gate charge 小，Rds一般
low side要求gate charge 一般，Rds小
【在 ET 的大作中提到】
: 如何选择buck converter里的low side and high side power FET?
: 集成ic工艺里这还有得选？
|
ET
发帖数: 10701 | 3 为啥呀？
看起来像是提高slew rate （gate charge部分）和降低Loss （rds)。
可能还有switching loss的提高。
在silicon集成电路里，nFET怎么做能到达gate charge 小， Cgd 弄的小点？
PFET rds还能怎么弄？big size (w大？）
【在 E*****a 的大作中提到】
: 哈哈哈哈
: 您老人家真的是要入行了。这可是经典的面试题。
: 对于大电流而言，high side要求gate charge 小，Rds一般
: low side要求gate charge 一般，Rds小
|
g******u
发帖数: 3060 | 4 我不懂IC，凑上来胡说一句。
很多high side FET是用外接bootstrap capacitor来驱动的吧。所以如果gate charge
很小的话，最大可实现的duty cycle就很高了。 |
p******h
发帖数: 577 | 5 一般考虑voltage rating, current rating, 然后考虑Rdson, Qg，gate threshold等；
当然，还要比较价格，package。首先是电气方面的性能，然后考虑价格和物理尺寸等。
不过，选好了几个，拿来在电路里面测试一下，比较一些你所考虑的性能。
集成工艺里面也好考虑，毕竟集成的mosfet也有不同的参数。
【在 ET 的大作中提到】
: 如何选择buck converter里的low side and high side power FET?
: 集成ic工艺里这还有得选？
|
E*****a
发帖数: 757 | 6 你的理解很对。一般的做法是对top fet，平衡switching loss 和 conduction loss
也就是gate charge和Rdson
一般很少用pfet做大电流的，小电流的高频率的也很少，因为pfet的速度慢，gate
charge
很大， parasitic Cds cap也很大，虽然drive比较直接，但是没有人喜欢用。所以你
基本
就认为都是nfet好了
怎么做到gate charge 小呢，这个是device范畴，IR，fairchild什么的专门搞这个。
反正你就去找datasheet比较就好了。Qg包括Cgs 和Cgd的。
【在 ET 的大作中提到】
: 为啥呀？
: 看起来像是提高slew rate （gate charge部分）和降低Loss （rds)。
: 可能还有switching loss的提高。
: 在silicon集成电路里，nFET怎么做能到达gate charge 小， Cgd 弄的小点？
: PFET rds还能怎么弄？big size (w大？）
|
E*****a
发帖数: 757 | 7 主要是因为top fet也是nfet，gate driver reference to source，所以需要个
boottrap
gate charge小，swiching快，switching loss就小
charge
【在 g******u 的大作中提到】
: 我不懂IC，凑上来胡说一句。
: 很多high side FET是用外接bootstrap capacitor来驱动的吧。所以如果gate charge
: 很小的话，最大可实现的duty cycle就很高了。
|
E*****a
发帖数: 757 | 8 其实简单的，可以找大公司的component selection抄一个，自己比较，往往不是
最好的
集成工艺往往简单很多，而且往往是小电流的。集成能做大电流的超好的fet的
都在自己开公司
等；
等。
【在 p******h 的大作中提到】
: 一般考虑voltage rating, current rating, 然后考虑Rdson, Qg，gate threshold等；
: 当然，还要比较价格，package。首先是电气方面的性能，然后考虑价格和物理尺寸等。
: 不过，选好了几个，拿来在电路里面测试一下，比较一些你所考虑的性能。
: 集成工艺里面也好考虑，毕竟集成的mosfet也有不同的参数。
|
ET
发帖数: 10701 | 9 研究了一下，再加上朋友给指点，明白很多了。
但我还是看到不少公司的产品用的是complimentary的power fets，
就是high side用pfet, low side用nfet.
【在 E*****a 的大作中提到】
: 主要是因为top fet也是nfet，gate driver reference to source，所以需要个
: boottrap
: gate charge小，swiching快，switching loss就小
:
: charge
|
x****g
发帖数: 2000 | 10 这样就不用设计bootstrap了，省事儿呀
【在 ET 的大作中提到】
: 研究了一下，再加上朋友给指点，明白很多了。
: 但我还是看到不少公司的产品用的是complimentary的power fets，
: 就是high side用pfet, low side用nfet.
|
a*m
发帖数: 6253 | 11 sure， we are doing this all the time, and i believe lots of the CMOS ICs
are using the same way.
To drive NFET it will boost up the gate to get small Ron for efficiency,
not a really always good idea to use NFET on the top.
Just trade-offs, all the design have to compromise something to get
something else, depends on how to weight on those characteristics. That
is why you see some people are still working on opamps, otas, and publish
papers in isscc/jsscc, because different application need dif
【在 ET 的大作中提到】
: 研究了一下，再加上朋友给指点，明白很多了。
: 但我还是看到不少公司的产品用的是complimentary的power fets，
: 就是high side用pfet, low side用nfet.
|
