m****s
发帖数: 402 | 1 两个设计，一个加入了一个机制，可以在数据不合理的时候停掉计算。但这必须用数据
跑才能出来。
功耗评估用DC的report power。这个评估基本是基于面积和随即信号的。结果加了省功
耗机制的设计反而略高于没加的，因为用了点额外的控制电路。
怎么办？ |
g****a
发帖数: 130 | 2 我记得DC可以take in modelsim的simulation result，就不会是estimated by random
patterns了。你google一下，应该很多tutorial。
两个设计，一个加入了一个机制，可以在数据不合理的时候停掉计算。但这必须用数据
跑才能出来。
功耗评估用DC的report power。这个评估基本是基于面积和随即信号的。结果加了省功
耗机制的设计反而略高于没加的，因为用了点额外的控制电路。
怎么办？
【在 m****s 的大作中提到】
: 两个设计，一个加入了一个机制，可以在数据不合理的时候停掉计算。但这必须用数据
: 跑才能出来。
: 功耗评估用DC的report power。这个评估基本是基于面积和随即信号的。结果加了省功
: 耗机制的设计反而略高于没加的，因为用了点额外的控制电路。
: 怎么办？
|
a*s
发帖数: 131 | 3 For better results, use primepower+vcs
【在 m****s 的大作中提到】
: 两个设计，一个加入了一个机制，可以在数据不合理的时候停掉计算。但这必须用数据
: 跑才能出来。
: 功耗评估用DC的report power。这个评估基本是基于面积和随即信号的。结果加了省功
: 耗机制的设计反而略高于没加的，因为用了点额外的控制电路。
: 怎么办？
|
l**t
发帖数: 10440 | 4 lz的问题关键是没加realistic的stimulus
【在 a*s 的大作中提到】
: For better results, use primepower+vcs
|
g*g
发帖数: 6908 | 5 这个估计不靠谱，主要是因为没能准确估计信号的switch activity。能不能省电，取
决于你有多少比例的时间计算停掉，能否赚回你多加的电路所消耗的。
就行楼下所说的，比较准确点的，应该是你运行一些gatelevel simulaiton,用这个数
据back annotation。当然testcase要选择得典型
【在 m****s 的大作中提到】
: 两个设计，一个加入了一个机制，可以在数据不合理的时候停掉计算。但这必须用数据
: 跑才能出来。
: 功耗评估用DC的report power。这个评估基本是基于面积和随即信号的。结果加了省功
: 耗机制的设计反而略高于没加的，因为用了点额外的控制电路。
: 怎么办？
|
m*****o
发帖数: 6598 | 6 dont trust the simulation result from design compiler that much. Its power
measurement is based on the sum of area or sum of transistor width,
depending on your .lib somehow. You can try to simulate your circuit with
multiple random input vectors and compute the average power from Hspice.
That could be one way. |
s*****o
发帖数: 155 | 7 DC should be able to take toggle count information from simulation to
calculate the power more precise. I am doing that all the time. But I use
RTL compiler, which is a cadence tool. I believe synopsis DC should have the
same function. |
