Re: 新手的cadence layout问题，请大侠们指点！ - EE版

本页内容为未名空间相应帖子的节选和存档，一周内的贴子最多显示50字，超过一周显示500字访问原贴

EE版 - Re: 新手的cadence layout问题，请大侠们指点！

相关主题
● 请问：比较器的响应时间	● 再问个cascode的输入输出数量级的问题
● 关于期刊reviewers的comments	● 请问 MS 有什么硬件工程师的工作呀？谢谢！
● 问两个VLSI的Interview问题	● 请教几个interview问题
● Pspice仿真高手帮帮忙	● 问一个很基础的opamp问题
● Intern Opportunity for 3D-IC layout in Chicago Area	● 我来问一个学术问题，请大家帮助
● conditional stable	● 问很简单的电路问题，大家帮以下
● 问个土问题：capacitance可数不？	● 问一个cmos inverter 延时电路warning问题
● 求教大牛, (Semiconductor)	● 关于多层板多个ground plane的问题

相关话题的讨论汇总
话题: layout话题: 侠们话题: cadence话题: 请大话题: 连线

进入EE版参与讨论

(共1页)

k****i
发帖数: 1

当然可以，top level的layout可以直接引用你的已经layout好的模块，lvs的时候
也是hierachy的。
你可以这样做，但是一般这种情况只是给一个warning而已，你大可不必去管他。根本
原因是你不应该直接在layout中copy，而是topleve引用你已经layout好的module
除非你特别sure你的手动连接一点问题都没有
这只是标识的方法而已，当作普通的wire连线就可以了
连线越粗岂不是parasitic capacitance越大，但是可以减少R。具体的RC delay其实
可以从design rule给的data算出来。或是干脆做post layout simulation

(共1页)

进入EE版参与讨论

相关主题
● 关于多层板多个ground plane的问题	● Intern Opportunity for 3D-IC layout in Chicago Area
● touch screen development kit	● conditional stable
● 问个弱智问题	● 问个土问题：capacitance可数不？
● how to design a mos switch	● 求教大牛, (Semiconductor)
● 请问：比较器的响应时间	● 再问个cascode的输入输出数量级的问题
● 关于期刊reviewers的comments	● 请问 MS 有什么硬件工程师的工作呀？谢谢！
● 问两个VLSI的Interview问题	● 请教几个interview问题
● Pspice仿真高手帮帮忙	● 问一个很基础的opamp问题

相关话题的讨论汇总
话题: layout话题: 侠们话题: cadence话题: 请大话题: 连线

#	版面	帖数(主题数)
-	全站	4871 (796)
1	Military	3777 (569)
2	Stock	341 (51)
3	Joke	117 (17)
4	History	116 (3)
5	Automobile	100 (9)
6	USANews	55 (9)
7	Midlife	45 (1)
8	Headline	41 (41)
9	Dreamer	33 (13)
10	FleaMarket	32 (20)
11	Living	30 (7)

boards

未名新帖统计// 7月16日

历史上的今天