d***a
发帖数: 13752 | 1 看了PDA版两位ID的对话，实在忍不住了... :-)
那个问题问得对，买了4G手机，却要手工开关来省电，那为什么要上4G呢？
对多数用户来说，用智能手机本来是为了增加工作和生活的便利
如果手机本身成为一个麻烦，那就没意思了
从这个角度来说，4S不上4G是对的
现在4G手机里，真正解决了电池问题的是Moto Razr Maxx
Razr Maxx用了个3300amh的变态电池
【 以下文字转载自 PDA 讨论区 】
发信人: sunspotzsz (Be brave), 信区: PDA
标 题: Re: Galaxy Nexus的电池现在只能坚持半天了
发信站: BBS 未名空间站 (Sat Feb 18 10:47:47 2012, 美东)
我考，我就是为了４ｇ买的，我再把４ｇ关了？ |
p******9
发帖数: 7130 | 2 我也笑了，“如果不一直开屏幕，可以待机2，3天”，那我iphone全关机，还可以待机
一万年呢，:D
【在 d***a 的大作中提到】
: 看了PDA版两位ID的对话，实在忍不住了... :-)
: 那个问题问得对，买了4G手机，却要手工开关来省电，那为什么要上4G呢？
: 对多数用户来说，用智能手机本来是为了增加工作和生活的便利
: 如果手机本身成为一个麻烦，那就没意思了
: 从这个角度来说，4S不上4G是对的
: 现在4G手机里，真正解决了电池问题的是Moto Razr Maxx
: Razr Maxx用了个3300amh的变态电池
: 【 以下文字转载自 PDA 讨论区 】
: 发信人: sunspotzsz (Be brave), 信区: PDA
: 标 题: Re: Galaxy Nexus的电池现在只能坚持半天了
|
z*i
发帖数: 58873 | 3 一万年恐怕不成
【在 p******9 的大作中提到】
: 我也笑了，“如果不一直开屏幕，可以待机2，3天”，那我iphone全关机，还可以待机
: 一万年呢，:D
|
a***e
发帖数: 27968 | 4 万年王八
【在 p******9 的大作中提到】
: 我也笑了，“如果不一直开屏幕，可以待机2，3天”，那我iphone全关机，还可以待机
: 一万年呢，:D
|
t*******d
发帖数: 1530 | 5 这你就不懂了。黑屏待机的时候转低g，亮屏有high traffic的时候转高g，可以设置的
，不用手动。
【在 d***a 的大作中提到】
: 看了PDA版两位ID的对话，实在忍不住了... :-)
: 那个问题问得对，买了4G手机，却要手工开关来省电，那为什么要上4G呢？
: 对多数用户来说，用智能手机本来是为了增加工作和生活的便利
: 如果手机本身成为一个麻烦，那就没意思了
: 从这个角度来说，4S不上4G是对的
: 现在4G手机里，真正解决了电池问题的是Moto Razr Maxx
: Razr Maxx用了个3300amh的变态电池
: 【 以下文字转载自 PDA 讨论区 】
: 发信人: sunspotzsz (Be brave), 信区: PDA
: 标 题: Re: Galaxy Nexus的电池现在只能坚持半天了
|
a***e
发帖数: 27968 | 6
你老太神奇了，居然把一个3.7V的和一个7.4V比毫安时？
razr maxx大概12.5Wh的容量，MBA11是35Wh,MBA13是50Wh
你真当果子是神仙啊？
【在 d***a 的大作中提到】
: 看了PDA版两位ID的对话，实在忍不住了... :-)
: 那个问题问得对，买了4G手机，却要手工开关来省电，那为什么要上4G呢？
: 对多数用户来说，用智能手机本来是为了增加工作和生活的便利
: 如果手机本身成为一个麻烦，那就没意思了
: 从这个角度来说，4S不上4G是对的
: 现在4G手机里，真正解决了电池问题的是Moto Razr Maxx
: Razr Maxx用了个3300amh的变态电池
: 【 以下文字转载自 PDA 讨论区 】
: 发信人: sunspotzsz (Be brave), 信区: PDA
: 标 题: Re: Galaxy Nexus的电池现在只能坚持半天了
|
d***a
发帖数: 13752 | 7 那个建议可不是这样说的: "wifi,4g,gps,自己看着关"
举个例子，如果一个地方有4G信号但无wifi信号，手工把wifi关了
因为如果wifi开了，就算没有wifi信号，也要耗电
到下一个地方，觉得应该用wifi信号了，打开wifi，关掉4G
这样搞，是人为手机服务，不是手机为会服务
【在 t*******d 的大作中提到】
: 这你就不懂了。黑屏待机的时候转低g，亮屏有high traffic的时候转高g，可以设置的
: ，不用手动。
|
d***a
发帖数: 13752 | 8 这个倒是你说得对，难得有这么一次啊。
【在 a***e 的大作中提到】
:
: 你老太神奇了，居然把一个3.7V的和一个7.4V比毫安时？
: razr maxx大概12.5Wh的容量，MBA11是35Wh,MBA13是50Wh
: 你真当果子是神仙啊？
|
p******9
发帖数: 7130 | 9 我也很奇怪啊，MBA里面四块电池才刚刚赶上razr maxx，他的意思难道不是moto是神仙
吗？
【在 a***e 的大作中提到】
:
: 你老太神奇了，居然把一个3.7V的和一个7.4V比毫安时？
: razr maxx大概12.5Wh的容量，MBA11是35Wh,MBA13是50Wh
: 你真当果子是神仙啊？
|
a***e
发帖数: 27968 | 10 没知识要有常识
满嘴跑火车不好
【在 d***a 的大作中提到】
: 这个倒是你说得对，难得有这么一次啊。
|
|
|
d***a
发帖数: 13752 | 11 得了，上回你非要讨论ARM架构
你发了十几个帖子，没一个是对的
那才是满嘴跑火车呢
【在 a***e 的大作中提到】
: 没知识要有常识
: 满嘴跑火车不好
|
a***e
发帖数: 27968 | 12 他的意思是果子用个12Wh的电池居然能让MBA跑5Hrs
这不是果子神仙么
果子店里就卖一种大号的ip4s外接电池，也差不多容量，moto没干什么出格的事
【在 p******9 的大作中提到】
: 我也很奇怪啊，MBA里面四块电池才刚刚赶上razr maxx，他的意思难道不是moto是神仙
: 吗？
|
a***e
发帖数: 27968 | 13 ARM架构那里不对了
把帖子翻出来？
号称x86解码复杂功率下不去的是谁？
现在atom满载750mW,待机1~18mW，跑分也不比双核ARM慢
和俺估计的20mW不差吧
什么ARM动辄什么编译优化省电10x
这种火车都敢跑的不知道是谁
尼玛这种顺序执行的编译器都研究50年了
那个250用着狗屁不通的编译器让你10x
yy无极限
【在 d***a 的大作中提到】
: 得了，上回你非要讨论ARM架构
: 你发了十几个帖子，没一个是对的
: 那才是满嘴跑火车呢
|
d***a
发帖数: 13752 | 14 呵呵，x86解码单元用了5%的transistor，所以它的耗能就是5%，这是你说的吧？
最后你也没有认错，对吧？
实际上，一个功能元件的动态耗能，不仅要看它的transistor count
还要看transistor的activity程度
而解码单元是处理器中非常活跃的部分，每条指令都要解码...
你说的别的point，也基本是错的，多数是理解上的错误
这个楼歪得厉害了...
【在 a***e 的大作中提到】
: ARM架构那里不对了
: 把帖子翻出来？
: 号称x86解码复杂功率下不去的是谁？
: 现在atom满载750mW,待机1~18mW，跑分也不比双核ARM慢
: 和俺估计的20mW不差吧
: 什么ARM动辄什么编译优化省电10x
: 这种火车都敢跑的不知道是谁
: 尼玛这种顺序执行的编译器都研究50年了
: 那个250用着狗屁不通的编译器让你10x
: yy无极限
|
u****d
发帖数: 23938 | 15 你断章取义了; 他在回帖里说了, 刚开始时不是这样, 只是最近才这样. 很明显他的哪
里设置出了问题. 安卓手机需要自己管理电池, 不方便,但很有用. 4G上高容量电池,
难道不是正解吗? 苹果这次不也是要上的吗? 安卓的4G手机还经常免费.
再说了,除了google,还有windows手机, 很省电. 我的芒果虽然每天一冲, 但是都剩一
半左右就冲了. 不信? 你可以试试; 我每月流量800M左右. 你4S 不也每天一冲吗.
【在 d***a 的大作中提到】
: 看了PDA版两位ID的对话，实在忍不住了... :-)
: 那个问题问得对，买了4G手机，却要手工开关来省电，那为什么要上4G呢？
: 对多数用户来说，用智能手机本来是为了增加工作和生活的便利
: 如果手机本身成为一个麻烦，那就没意思了
: 从这个角度来说，4S不上4G是对的
: 现在4G手机里，真正解决了电池问题的是Moto Razr Maxx
: Razr Maxx用了个3300amh的变态电池
: 【 以下文字转载自 PDA 讨论区 】
: 发信人: sunspotzsz (Be brave), 信区: PDA
: 标 题: Re: Galaxy Nexus的电池现在只能坚持半天了
|
d***a
发帖数: 13752 | 16 问题不在第一个ID，而在于第二个ID说的：
如果这样来用手机，对多数人来说，手机不成了一个麻烦吗？
iPhone 4S，3g/wifi/gps全开是没有问题的
另外没有人说不应该上4G，而是说不应该这样上4G |
a***e
发帖数: 27968 | 17 俺说的是不会超过5%太多，这5%也不是100% active
你不会指望这个部件跑出CPU 50%功耗吧？
这种设计，浪费的transistor不多
如果一种功能大部分时间不活跃，就可能被砍
特别是在逻辑核心上,看transistor是个很有效看功耗的一级近似
cisc和risc这么多年争论没个结果，到你这就定了？
risc简单，t-count小，但是指令效率低
cisc复杂但是指令效率高，
两个对抵其实谁都没有速度功耗的绝对优势，现代的设计都往中间靠
cisc可以执行少10%的指令完成同样的活的话，
在解码器上多花点也不见得亏
32nm和40nm这种半代工艺差，功耗区别就是10~15%
最新的atom就证明x86，cisc没有什么致命的功耗缺陷
就是个实现侧重点的不同导致有先后
你老的所谓理解，特别是硬件半导体上，基本人云亦云，还是别显摆了
软件俺不懂，你们讨论俺打酱油
【在 d***a 的大作中提到】
: 呵呵，x86解码单元用了5%的transistor，所以它的耗能就是5%，这是你说的吧？
: 最后你也没有认错，对吧？
: 实际上，一个功能元件的动态耗能，不仅要看它的transistor count
: 还要看transistor的activity程度
: 而解码单元是处理器中非常活跃的部分，每条指令都要解码...
: 你说的别的point，也基本是错的，多数是理解上的错误
: 这个楼歪得厉害了...
|
a****a
发帖数: 5763 | 18 这年头还有人谈cisc吗？ intel难道不是Pentium pro之后的x86只是在类risc架构
之上的译码器吗
你真的很懂吗
【在 a***e 的大作中提到】
: 俺说的是不会超过5%太多，这5%也不是100% active
: 你不会指望这个部件跑出CPU 50%功耗吧？
: 这种设计，浪费的transistor不多
: 如果一种功能大部分时间不活跃，就可能被砍
: 特别是在逻辑核心上,看transistor是个很有效看功耗的一级近似
: cisc和risc这么多年争论没个结果，到你这就定了？
: risc简单，t-count小，但是指令效率低
: cisc复杂但是指令效率高，
: 两个对抵其实谁都没有速度功耗的绝对优势，现代的设计都往中间靠
: cisc可以执行少10%的指令完成同样的活的话，
|
a***e
发帖数: 27968 | 19 不好意思，指令集还是cisc。
这个区别本来就是讨论指令集的你不会不知道吧
具体架构实现是另外一回事
【在 a****a 的大作中提到】
: 这年头还有人谈cisc吗？ intel难道不是Pentium pro之后的x86只是在类risc架构
: 之上的译码器吗
: 你真的很懂吗
|
a****a
发帖数: 5763 | 20 你真是奇葩
【在 a***e 的大作中提到】
: 不好意思，指令集还是cisc。
: 这个区别本来就是讨论指令集的你不会不知道吧
: 具体架构实现是另外一回事
|
|
|
d***a
发帖数: 13752 | 21
你肯定“看transistor是个很有效看功耗的一级近似”?!
指令译码是100%的指令都要做的
别的功能单元，象乘法/除法器，利用率要低得多
二三级高速缓存，用的transistor最多
但利用率可以接近于零
功能单元之间的power density可以差得很远
这是处理器设计的常识了
【在 a***e 的大作中提到】
: 不好意思，指令集还是cisc。
: 这个区别本来就是讨论指令集的你不会不知道吧
: 具体架构实现是另外一回事
|
a***e
发帖数: 27968 | 22 5%只得是逻辑单元，cache那块又没个准
100%指令要用和100%的t active又不是一回事
ALU这个单元也不是100% active.
5%的t count, 10%功耗就顶天了
另外，全速运转的CPU,cache的动态功耗可是很大的
不知道差的很远是几倍的功率密度差？
【在 d***a 的大作中提到】
:
: 你肯定“看transistor是个很有效看功耗的一级近似”?!
: 指令译码是100%的指令都要做的
: 别的功能单元，象乘法/除法器，利用率要低得多
: 二三级高速缓存，用的transistor最多
: 但利用率可以接近于零
: 功能单元之间的power density可以差得很远
: 这是处理器设计的常识了
|
l**t
发帖数: 6971 | 23
不歪不歪。。。本版不是要走技术和艺术相结合的道路嘛。
x86解码到底占总功耗的百分之多少？你们辩清楚了没有？
我猜antee是搞工艺的，不是搞设计/架构的，所以只清楚leakage power，对dynamic
power不了解。
【在 d***a 的大作中提到】
: 呵呵，x86解码单元用了5%的transistor，所以它的耗能就是5%，这是你说的吧？
: 最后你也没有认错，对吧？
: 实际上，一个功能元件的动态耗能，不仅要看它的transistor count
: 还要看transistor的activity程度
: 而解码单元是处理器中非常活跃的部分，每条指令都要解码...
: 你说的别的point，也基本是错的，多数是理解上的错误
: 这个楼歪得厉害了...
|
l**n
发帖数: 7272 | 24 光靠t count不是很精确吧。现在毕竟一块芯片里各部分的时钟很可能是不同的。有人
知道ATOM里的clock domain设计吗？ |
a***e
发帖数: 27968 | 25 俺的观点就是5~10%的T-count
顶天10~15%的动态功耗，这个东西会被更高的指令效率平衡
功耗性能一直是trade-off,没那么多秘方
到现在为止还没见到另人信服的证据论述说明ARM的指令集有明确的天生功耗优势
解码器这个是risc对cisc的，MIPS一样适用，太人云亦云了
另一个角度估算，现在x86 15+级流水
延时如果优化的话，每级应该延时相当，这个延时很大程度是个逻辑复杂度的事
虽然某些级可能集合了很多并列的逻辑功能，但数据流每次就选其中一条路
粗略估算，目前X86好像是用额外3级干这活，这样下来动态功率耗费应该是20%往下
的水平，当然要是延时没优化这个估计就yy了
【在 l**t 的大作中提到】
:
: 不歪不歪。。。本版不是要走技术和艺术相结合的道路嘛。
: x86解码到底占总功耗的百分之多少？你们辩清楚了没有？
: 我猜antee是搞工艺的，不是搞设计/架构的，所以只清楚leakage power，对dynamic
: power不了解。
|
l**t
发帖数: 6971 | 26
我本来跟你观点类似，外加迷信Intel，所以superdmv当年鼓吹ARM的时候没敢买，觉得
是another transmeta。问题是Intel到现在都没能赶超ARM啊。到底为什么呢？
【在 a***e 的大作中提到】
: 俺的观点就是5~10%的T-count
: 顶天10~15%的动态功耗，这个东西会被更高的指令效率平衡
: 功耗性能一直是trade-off,没那么多秘方
: 到现在为止还没见到另人信服的证据论述说明ARM的指令集有明确的天生功耗优势
: 解码器这个是risc对cisc的，MIPS一样适用，太人云亦云了
: 另一个角度估算，现在x86 15+级流水
: 延时如果优化的话，每级应该延时相当，这个延时很大程度是个逻辑复杂度的事
: 虽然某些级可能集合了很多并列的逻辑功能，但数据流每次就选其中一条路
: 粗略估算，目前X86好像是用额外3级干这活，这样下来动态功率耗费应该是20%往下
: 的水平，当然要是延时没优化这个估计就yy了
|
a***e
发帖数: 27968 | 27 intel 长期performance oriented的东西碰壁了，
看能多快转身了，有工艺，还有架构的调整
工艺上看，要快gate要薄，自然静态动态功耗都大
tsmc常年两套工艺HP和LP,还是很有经验的
intel工艺无敌，玩降压降频这些都没问题
架构这东西就不好说了，丫到现在的动作
主要是64->32, clock gating, low cache
1.6G的CPU能100MHz跑，搞出几十区可以不用关掉
这些都是老掉牙的东西，流水线搞成20级，怎么看都象个早年P4
现在居然功耗也能接受了
不过丫在软件领域阻力不小，常年盘剥合作伙伴的名声也不怎么样
看好戏就是
superdmv鼓吹的nV看着不靠谱，ARM还行的说
【在 l**t 的大作中提到】
:
: 我本来跟你观点类似，外加迷信Intel，所以superdmv当年鼓吹ARM的时候没敢买，觉得
: 是another transmeta。问题是Intel到现在都没能赶超ARM啊。到底为什么呢？
|
a***e
发帖数: 27968 | 28 当然不精确，intel amd不说没人知道
不过要是5%跑出30~50%的功耗比也太扯淡了
【在 l**n 的大作中提到】
: 光靠t count不是很精确吧。现在毕竟一块芯片里各部分的时钟很可能是不同的。有人
: 知道ATOM里的clock domain设计吗？
|
l**n
发帖数: 7272 | 29 我对intel的工艺绝对有信心。我们上学那时候大家都在给SOI灌水。现在。。。 LOL
不过我没google出来intel atom instruction decode stage 的gate count。你的5%是从公开资料来的吗？
我用的关键字是x86, atom, instruction decode, gate count, transistor count
【在 a***e 的大作中提到】
: 当然不精确，intel amd不说没人知道
: 不过要是5%跑出30~50%的功耗比也太扯淡了
|
a***e
发帖数: 27968 | 30 忘了哪看到的了，
不过就实现的功能而言，5~10%还是挺合理的
是从公开资料来的吗？
【在 l**n 的大作中提到】
: 我对intel的工艺绝对有信心。我们上学那时候大家都在给SOI灌水。现在。。。 LOL
: 不过我没google出来intel atom instruction decode stage 的gate count。你的5%是从公开资料来的吗？
: 我用的关键字是x86, atom, instruction decode, gate count, transistor count
|
|
|
d***a
发帖数: 13752 | 31
从处理器设计的角度来说，这种说法简简单单就是错的
有的功能模块，动态功耗的密度可以是另一模块的几倍甚至更多
动态功耗是在transistor switch的时候发生的
算一个水房的耗水量，不能只数这个水房有多少个水龙头，对吧？
【在 a***e 的大作中提到】
: 俺的观点就是5~10%的T-count
: 顶天10~15%的动态功耗，这个东西会被更高的指令效率平衡
: 功耗性能一直是trade-off,没那么多秘方
: 到现在为止还没见到另人信服的证据论述说明ARM的指令集有明确的天生功耗优势
: 解码器这个是risc对cisc的，MIPS一样适用，太人云亦云了
: 另一个角度估算，现在x86 15+级流水
: 延时如果优化的话，每级应该延时相当，这个延时很大程度是个逻辑复杂度的事
: 虽然某些级可能集合了很多并列的逻辑功能，但数据流每次就选其中一条路
: 粗略估算，目前X86好像是用额外3级干这活，这样下来动态功率耗费应该是20%往下
: 的水平，当然要是延时没优化这个估计就yy了
|
