由买买提看人间百态

topics

全部话题 - 话题: vco
1 2 3 4 5 下页 末页 (共5页)
A****S
发帖数: 2066
1
求具体过程,据我所知coupon不是不能叠加吗?免费pizza就是一个coupon这样应该就
不能用VCO的coupon了吧,还是说不用那个coupon但只要用了VCO免费披萨还是能拿到?
t*********u
发帖数: 26311
2
用了 free pizza的coupon可以继续用vco结账
free 1-topping的可以自己加topping
只需要自己付extra的钱
c******o
发帖数: 2151
3
这种方法还活着么?昨天下的单到现在还没收到新的VCO free pizza code。。
y****i
发帖数: 17878
4
one $5 per CC per VCO account
c*****h
发帖数: 14923
5
来自主题: Money版 - Newegg VCO 有啥可买的?
刚好还有一单硬件要买
不是有个华硕神油的deal么?rebate+vco更划算啊
n*******c
发帖数: 1100
6
来自主题: Money版 - Newegg VCO 有啥可买的?
而且感觉是故意要避开vco的
g*q
发帖数: 26623
7
嗯,刚买了把那个119.99的mesh chair.
不过在丝带破vco用ink卡有没有5个%啊?


: 买了把椅子

G**Y
发帖数: 33224
8
来自主题: Hardware版 - vco又来了
显卡啥的,GTX 750 $70 after VCO and MR
q****x
发帖数: 7404
9
来自主题: Hardware版 - 新蛋太无耻了,VCO期间偷偷涨价
VCO?
G**Y
发帖数: 33224
10
来自主题: Hardware版 - 新蛋太无耻了,VCO期间偷偷涨价
不是。我是说最近一个月VCO有10% off,结果newegg偷偷把很多商品价格上调了~10%。
D******x
发帖数: 42
11
来自主题: Hardware版 - HP N54L $169 with VCO discount at TD
这个deal现在还在么,为什么选了VCO为付款方式,最后价格还是199,没变成169啊
m*****d
发帖数: 13718
12
来自主题: Hardware版 - HP N54L $169 with VCO discount at TD
VCO昨天就结束了,现在用paypal那个25off100
我努力抵制住了诱惑
t*****m
发帖数: 254
13
来自主题: EE版 - 有了解injection lock的吗
这4个PLL有各自的VCO吗?VCO的输出是如何连接的?
你提到这4个PLL的REF CLK 是不同相的,这样会使VCO之间有频率差(BEAT FREQUENCY).
如果几个VCO的输出有耦合,会产生混频效应,VCO是非线性器件。你的80KHz有可能是
由输入时钟频差倍频而来的。
s********l
发帖数: 35
14
来自主题: EE版 - 通道干扰问题
刚回片,正在debug。芯片中四个通道,四个相同的PLL(LCVCO,2.4~3Ghz),电源在PCB
上接在一起,其间由滤波网络隔开,测试时发现一个奇怪的问题。单独测一个PLL(起个
名PLLA),其它三个关断,phasenoise很好;单独开PLLA,开其它三个中任何一个,但
VCO输出频率与PLLA中VCO的频率有差别,比如>30Mhz,此时PLLA的相噪有弱化;单独开
PLLA,开其它三个中任何一个,但VCO输出频率与PLLA中VCO的频率无差别,此时PLLA的
相噪变差了好多。这种同频干扰现象早有耳闻,但真的有这么厉害吗?哪位以前有过类
似经历吗?工艺是tsmc .18umRF VDD1.8V
l******h
发帖数: 2
15
Highly reputational company with very competitive compensation for all
positions.
Please send in your resume and position/positions you like to apply to my
email address below.
h*******[email protected]
All resumes will be deliver to hiring manager directly. Act fast!
Thanks!
Silicon Engineering Group
Sr. Physical Design Timing Engineer
Timing (STA) Manager
Senior Physical Design Engineer
CAD Manager - Front-End Design and Verification
Sr. CAD Engineer - Place & Route / Physical Design Engineer
Sr. CA... 阅读全帖
l******h
发帖数: 2
16
Highly reputational company with very competitive compensation for all
positions.
Please send in your resume and position/positions you like to apply to my
email address below.
h*******[email protected]
All resumes will be deliver to hiring manager directly. Act fast!
Thanks!
Silicon Engineering Group
Sr. Physical Design Timing Engineer
Timing (STA) Manager
Senior Physical Design Engineer
CAD Manager - Front-End Design and Verification
Sr. CAD Engineer - Place & Route / Physical Design Engineer
Sr. CA... 阅读全帖
e*i
发帖数: 10288
17
来自主题: Money版 - staples的visa checkout能买gc吗?
已经不行很久了吧?
据说现在和 staples GC 联用,如果后面刷 VCO 时不够 100 的话,25 会被拿掉。
以前可以刷 vco, 然后 apply 一堆staples gc,在 vco 上刷几分钱即可。
D**S
发帖数: 24887
18
感觉是一个Visa Checkout帐户只能玩一次吧。除非你有多个VCO帐户,否则估计不成。
话说,可以有多个VCO帐户吗?这个还真不晓得。平时几乎不用VCO的。
s********l
发帖数: 35
19
来自主题: EE版 - 有了解injection lock的吗
每个PLL都有自已的VCO,输出经CML送出。任何两个VCO之间的距离约1mm,VCO间耦合的
可能性很小。

FREQUENCY).
s*****o
发帖数: 22187
20
来自主题: EE版 - PLL的输出phase noise形状
由于高通特性,VCO noise在远小于带宽的频率下就基本看不到了,VCO的flicker在很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由于这个+40dB/dec造成的吧)。
可以先看看Hajimiri的"noise in phase-locked loops",后面很多reference可以看。


noise
t*********u
发帖数: 26311
z***s
发帖数: 2760
22
请问gci是啥

★ 发自iPhone App: ChineseWeb 8.7
h****p
发帖数: 63
23
最近每吨都是pizza
ppjs的口味全都换了一边
c******o
发帖数: 2151
24
相当于用extra topping的钱买了1 topping pizza吧?
这个deal的话对visa checkout的账户有限制吧?
c******o
发帖数: 2151
25
下单的时候里面一定要有pizza么?比如买sides之类的,用visa checkout会有免费
pizza么?
到这个滚pizza的deal里,如果不加topping而是选加dip sauce(应该是menu里最便宜的
东西),能成功么?
M***0
发帖数: 1180
26
同一个visa checkout account可以多次用这个free large pizza promotion?
c******o
发帖数: 2151
27
记得fine print上写的是one per day per account
b*****e
发帖数: 53215
28
屁擦是最垃圾的垃圾食品 还是少吃点好
s******k
发帖数: 6659
29
better than fries?
c******o
发帖数: 2151
30
匹萨和汉堡比有什么区别。。为啥垃圾。。
p*********r
发帖数: 217
31

查一查热量对比你就知道了。。。
l*****o
发帖数: 10429
32

hzhj问一下还work不。。
t****y
发帖数: 768
33

昨天晚上买的,今天下午收到了code
a****q
发帖数: 10636
34
coupon用过后,系统自动显示已经到最大次数,无法第二次使用
l****i
发帖数: 3339
35
披萨显然比汉堡垃圾多了
热量超高 两个slice下去一下午都不饿
l*****o
发帖数: 10429
36

谢谢!
我昨天中午买的,晚上收到第一封邮件,今天早上收到code了。
l*****o
发帖数: 10429
37

visa卡太少真是麻烦。
现在citi的卡都改成master了。
去costco都只有freedom一张卡来回刷。。太不方便了。
G**Y
发帖数: 33224
38
VCO后可能更便宜,十年warranty
Ultra II $200 before VCO
纠结呀
a******e
发帖数: 80
39
我仿真一个PLL (cadence schematic simulation),里面的VCO的频率取决于它的前
一级的电压。
因为我做的是时域的仿真,所以当我画VCO的输出电压时,得到一个振荡的信号,当然
,频率不是非常固定,
我现在想画出这个振荡信号的频率,可是当我选了Calculator中Special function里的
frequency时,我得到的是一个single value (scalar data),而不是一个随着时间
变化的值。
请问应该怎么做,谢谢。
m*********8
发帖数: 6
40
多谢了,我看了一下一些PLL的data sheet,是不是里面phase detector的最高频率就是
我需要使用晶振的最高频率,而VCO的centre frequency就是这个PLL能产生的最高频率。
如果这样的话,我找了好长时间都找不到一个符合要求的。大多数的VCO不超过100MHz。
如果可能的话,请帮我在www.farnell.co.uk里找一款能用的,谢谢了,英国的元器件
真少,大部分都没有货,美国好多了。
t*****m
发帖数: 254
41
来自主题: EE版 - 有了解injection lock的吗
四个VCO锁定后有频差吗?另外看一下VCO各自的电源去藕。还有你的PLL的鉴相器是工
作在什么频率?
g****t
发帖数: 31659
42
VCO,PLL其实挺有前途的.可惜不是一个人能做好的.
如果哪位大牛能从零开始把精度比较高,性能比较好的VCO或者PLL做出来,
可以直接回国发大财了.
h*******a
发帖数: 184
43
没这么简单吧,至少MS或以上的比这复杂吧。比如opamp为什么要frequency
compensation, compensation 的方法有哪些,他们的利弊是什么等等。还比如为什么
用PMOS做VCO而不是用NMOS;为什么VCO里说的是相位噪音而LNA说的就是噪音。。。
h*******a
发帖数: 184
44

还好,比问什么是跨导难一点点。来个稍微难一点的:关于VCO列举至少5中方法来降低
VCO的phase noise。
其实关键不是问题难不难,问题可以不难,但是你的回答却可以体现出你的经验,水平和悟性。
b*********y
发帖数: 830
45
这个问题我学习PLL的时候也迷惑过, 我是这么想的,
只有AC有0到360度的相位定义, 对于直流来说,只有0度,180度两种相位可能。
PLL 180度的open loop相移是建立在滤波器电容,VCO分别对信号做90度相移的基础上
的,这对任意频率的ac信号是成立的。但对于DC来说, 他通过低通滤波时,没法做90
度相移,因为90度的直流信号不存在,自然最后无法形成180度的总相移。
信号通过电容造成相移是建立在ac分析基础上的,电容无法对直流信号移相。事实上,
DC通过滤波器电容时变成一次函数曲线,通过VCO后变成2次曲线,这个二次曲线信号就
是最后open loop输出,他显然不是输入直流的180度相移,因为直流的180度相移是取
负。
我们所说的open loop DC 180度相移是w无限趋近于0的时候的极限值。 Hol = A/(jw*
jw), 当w=0时,这个式子是没有意义的,所以严格来说,不存在DC有任何相移之说。
但从极限运算的角度来说,Hol公式仍然可以应用于计算DC信号的闭路传输函数。 Hcl= Hol
/(1+Hol)=A/S2/(1+A/S2) ->1 w... 阅读全帖
p*********a
发帖数: 25
46
来自主题: EE版 - PLL的输出phase noise形状
多谢~
是说VCO的noise在整个频段都dominate吗?
如果这样的话,Lesson公式里面VCO的Phase noise应该有-30 dB/dec的flicker noise
部分,而loop filter在low frequency应该是+40 dB/dec,所以我不清楚为什么大概是
那个形状,希望能推荐本东西看看。

noise
y**c
发帖数: 6307
47
来自主题: EE版 - PLL的输出phase noise形状
一般process 的flicker corner 是多少? 我做VCO模拟的时候发现phase noise 斜率
都是-20db/dec,我很怀疑model没有包含flicker noise.

很小的offset下应该是看不到的,不过也要具体看你的process的flicker corner和带
宽。除了VCO和Loop Filter,还有PFD, CP, Reference的noise也要考虑。所以小
offset并不是-30和+40的简单叠加(你给的phase noise图里有一小段单调升的就是由
于这个+40dB/dec造成的吧)。
f****g
发帖数: 23666
48
from dealsea
Acer Aspire E5 Notebook (i5, 4GB, 500GB, 15.6" 1366x768, Win 8.1) $360, Aug
08
Newegg has Acer Aspire E5-571-5552 Notebook with i5 4210U, 4GB DDR3, 500GB
HDD, 15.6" 1366x768, Win 8.1 for $380 - $20 with code VCO (via Visa Checkout
) = $360. Shipping is free.
t*********u
发帖数: 26311
1 2 3 4 5 下页 末页 (共5页)