w********e
发帖数: 8594 | 1 即使是这些synoposis本来就是他们写的，要写出这些东西来也是很不容易的。 |
|
s**********l
发帖数: 8966 | 2 So?
这东西自然是产业化以后各吃一段，ARM也是只管设计，流片都是TSMC，TSMC自己也不
过inspection tool，都去license KLA Tencor或者Applied Material。
EDA Tool是Synoposis或者Cadence，但是你不能因此说大家谁都没啥，只有一块做才是
英雄。
现在只有Intel有全套的tool，问题是Intel也快不灵了，现在不断的买别人的东西，因
为自己做得确实不如别人。 |
|
l*********o
发帖数: 736 | 3 synoposys metor往flg跳了很多年轻人 |
|
l*********o
发帖数: 736 | 4 synoposys metor往flg跳了很多年轻人 |
|
h******n
发帖数: 2795 | 5 这种EDA软件公司业绩预测不会靠谱的。股票过去两个季度也确实涨了太多。跌两刀之
后，也还是处在很高的价位。
Mentor Graphics面临数家同行业竞争:Cadence，Zuken，Synoposys，Ansys等。
在Layout领域，Cadence和Zuken是Mentor的直接竞争对手。在Simulation领域，Mentor
根本没有优势。众多EDA小公司虎视眈眈，以他们的Layout平台开发性能优异的
Simulation产品。 |
|
q**i
发帖数: 10 | 6 there are a few other tech firms:
Maxim, Tektronix, Synoposis, Oracle, Microsoft, Triquint... |
|
c*****e
发帖数: 2043 | 7 google,
cisco,
3M,
HP,
AMD,
IBM,
Intel,
Yahoo,
Micron,
Marvell,
NASA ames
microsoft,
motorolla,
synoposis,
national semiconductor,
Phillips,
facebook
SGI
oracle
juniper networks
sony,
Toshiba，
panasonic
Hitachi
Phillips
======================================
所有这些公司都我同学或者认识的大陆留学生在里面就业，而且全会打乒乓球的，都会
操流利国语，都full time一年以上，至于打的好不好我就不清楚了。 |
|
s*****t
发帖数: 987 | 8
RTL code
synthesis 工具 Synoposys ICC 或者Cadence RTL Compiler
过程就是调用fab的某个原件库，比如说TSMC 28nm lib 库里面包含了各种AND OR FF等等
综合工具自动用TSMC 28nm lib里面的已经layout好的各种库原件来表达你的RTL功能。
当然逻辑和你的Verilog code 是等价的 有自动工具去比较RTLcode 和综合过后的
verilog netlist
这个综合过后的verilog netlist已经包含了物理信息了，和你的FPGA综合是一样的，
只不过FPGA用的是内部的各种资源
Layout 工具如ICC，读入综合后的verilog netlist, 然后会调用TSMC 28nm lib里面对
应的layout好的各种AND OR FF等等 这个时候就能看到你的版图了 |
|
g***i
发帖数: 795 | 9 synoposis下来是Silvaco， crosslight 是加拿大公司，主要客户在III-V,光电这方面
。 |
|
